Publication:
Design of a custom cpu architecture for a pacemaker application

dc.contributor.advisor Palomera-García, Rogelio
dc.contributor.author Martí-Arbona, Edgar
dc.contributor.college College of Engineering en_US
dc.contributor.committee Jiménez, Manuel
dc.contributor.committee Eduardo Juan
dc.contributor.department Department of Electrical and Computer Engineering en_US
dc.contributor.representative Baiges, Iván
dc.date.accessioned 2019-05-15T17:59:30Z
dc.date.available 2019-05-15T17:59:30Z
dc.date.issued 2009
dc.description.abstract Dual-chamber pacemakers have shown many advantages in the treatment of bradarrhythmia, but their power consumption is high when compared with single-chamber devices. This research presents a custom Central Process Unit (CPU) architecture optimized for dual-chamber pacemakers. It also contains an efficient way to control pacemaker peripheral management in order to decrease the power dissipation of a dual-chamber pacemaker device. This is done by using the same hardware for both chambers input and output which decrease the quantity of peripherals used. Additionally, a fast enable/disable action of the pacemaker peripherals was added. Software techniques such as the reduction of instructions and zero- optimization per instruction were used to ensure the CPU low power design. A power analysis of this CPU was done and a static power of 0.4μW was obtained. en_US
dc.description.abstract Al momento de tratar enfermedades del corazón, como bradiaritmias, los marcapasos de dos cámaras ofrecen varias ventajas gracias a su sincronización, aunque al mismo tiempo poseen un alto consumo de potencia en comparación con los de una sola cámara. En esta investigación se presenta la arquitectura de una Unidad Central de Control (CPU) especializada para marcapasos de dos cámaras que optimiza el uso de los dispositivos internos. Para lograr esto se utilizó el mismo sistema de detección y estimulación para ambas cámaras del corazón controlado directamente por el CPU. Esto logra una reducción en el número de dispositivos y una forma rápida y eficiente de habilitarlos. Además, técnicas de programación para el bajo consumo de potencia fueron utilizadas tomando en cuenta la frecuencia de uso de cada instrucción. De esta forma se permite la optimización del uso de dispositivos en marcapasos de dos cámaras y por ende se incrementa la vida de la batería. Al hacer un analysis de potencia de éste procesador se obtuvo una potencia estática de 0.4μW. en_US
dc.description.graduationYear 2009 en_US
dc.identifier.uri https://hdl.handle.net/20.500.11801/2337
dc.language.iso English en_US
dc.rights.holder (c) 2009 Edgar Martí-Arbona en_US
dc.rights.license All rights reserved en_US
dc.title Design of a custom cpu architecture for a pacemaker application en_US
dc.type Thesis en_US
dspace.entity.type Publication
thesis.degree.discipline Electrical Engineering en_US
thesis.degree.level M.S. en_US
Files
Original bundle
Now showing 1 - 1 of 1
Thumbnail Image
Name:
INEL_MartiArbonaE_2009.pdf
Size:
1.78 MB
Format:
Adobe Portable Document Format
Description: