

INVERSOR MONOFASICO PARA UN SISTEMA DE DISTRIBUCION CC

por

Juan Elías García Elivo

Proyecto sometido en cumplimiento parcial de los requisitos para el grado de

MAESTRO EN INGENIERIA
EN
INGENIERIA ELECTRICA

UNIVERSIDAD DE PUERTO RICO
RECINTO DE MAYAGÜEZ
2009

Aprobado por:

Andrés J. Díaz, Ph.D.
Presidente, Comité Graduado

Fecha

Erick Aponte, D.Eng.
Miembro, Comité Graduado

Fecha

Alberto Ramírez Orquín, Ph.D.
Miembro, Comité Graduado

Fecha

Francisco Maldonado, Ph.D.
Representante de Estudios Graduados

Fecha

Isidoro Couvertier, Ph.D.
Director del Departamento

Fecha

RESUMEN

Utilizando un sistema de distribución de corriente continua (CC) alimentado con energía renovable se podría suplir numerosas cargas domésticas que pueden operar indistintamente con energía de corriente alterna o corriente continua (CA / CC). Sin embargo para cargas que contienen motores es necesario un inversor.

Este proyecto consiste en el desarrollo y simulación de un modelo de inversor-elevador monofásico, el cual recibe un voltaje de entrada de $120 V_{CC}$ y produce un voltaje de salida de $120V_{CA, RMS}$. Este inversor elevador está modelado para trabajar con un puente tipo H, constituido por cuatro transistores MOSFET. Se ha propuesto una técnica de conmutación que logra elevar y alternar el voltaje de corriente continua utilizando exclusivamente los transistores del puente completo. Esta técnica elimina la necesidad de una etapa previa como un convertidor elevador, ahorrándose componentes de potencia.

Comparaciones con inversores elevadores de dos etapas y con inversores no elevadores fueron realizadas. Los resultados demuestran que la solución propuesta es un buen compromiso entre costo y distorsión armónica ya que resulta potencialmente más económico que un inversor de dos etapas y a la misma vez posee menos distorsión que uno de una sola etapa (no elevador).

ABSTRACT

Using a distribution system of direct current (DC) powered by renewable energy is possible supply many household loads that can operate interchangeably with alternate or direct current (AC / DC). However for motors loads inverters are required.

This project consists of the development and simulation of a single-phase boost-inverter, which receives an input voltage of 120 V_{DC} and produces an AC output voltage of 120V_{RMS}. This boost inverter is developed to work with an M type bridge consisting of four MOSFET transistors. A new switching technique was designed to achieve the same alternate high-voltage and direct current using only transistors of the full bridge. This technique eliminates the need of the preliminary stage of a boost converter; saving power components.

Comparisons with boost inverter of two-stage and inverter were made. The results show that the proposed solution is a good compromise between cost and harmonic distortion because it is potentially cheaper than a two-stage inverter and at the same time has less distortion of an inverter single stage (no boost).

*A mis padres: Francisca Elivo (fenecida) y Martin García, mis hermanos:
Julián, Maritza, Elizabeth, Milagros y Leandra y mi sobrina Naomi.*

AGRADECIMIENTOS

Mi especial gratitud a Dios por darme la fuerza y la oportunidad de poder continuar mis estudios graduados en la Universidad de Puerto Rico.

Agradezco grandemente al Dr. Andrés Díaz por su orientación y apoyo incondicional en la realización de este proyecto, y a los miembros del comité Dr. Alberto Ramírez y el Dr. Erick Aponte por sus contribuciones e ideas que ayudaron a culminar este proyecto.

Agradezco en gran manera al Dr. Ramón Vásquez, a la Dra. Nayda Santiago y Sandra Montalvo, quienes me apoyaron grandemente durante todo el transcurso de mi maestría aquí en Puerto Rico.

A mi madre que aunque está ausente siempre se preocupó por cada detalle de mi vida y a mis hermanas y mi padre, por darme su apoyo en los momentos más duros que me han tocado vivir.

A todos mis amigos y amistades, que siempre me han dado su apoyo de diferentes maneras, y que han hecho posible este logro en mi vida.

Tabla de Contenidos

RESUMEN.....	I
ABSTRACT	II
TABLA DE CONTENIDOS	V
LISTA DE TABLAS.....	VII
LISTA DE FIGURAS	VIII
NOMENCLATURA:.....	XI
1 INTRODUCCIÓN	1
1.1 MOTIVACIÓN.....	3
1.1.1 Evolución de los inversores monofásicos.....	3
1.1.2 Uso de barra y sistema de distribución CC	6
1.1.3 Inversor integrado	7
1.2 OBJETIVOS.....	8
1.3 REVISIÓN DE LITERATURA	9
1.4 RESUMEN	12
2 MODELAJE DEL INVERSOR ELEVADOR DEL PROYECTO	13
2.1 DESARROLLO DEL MODELO	14
2.2 SECUENCIA DE CONMUTACIÓN:.....	15
2.3 DISTORSIÓN ARMÓNICA TOTAL	24
2.4 SIMULACIONES DEL INVERSOR ELEVADOR MODELADO:.....	25
2.4.1 <i>Simulador de circuitos Saber Sketch.....</i>	<i>25</i>
2.4.2 <i>Simulaciones de circuitos previos al inversor elevador modelado.</i>	<i>28</i>
2.5 CÁLCULOS DE LOS COMPONENTES DEL INVERSOR:	61
2.6 GENERADOR DE PULSOS ETAPA ELEVADORA:.....	63
2.7 GENERADOR PWM DE BAJA FRECUENCIA:	64
2.8 COMBINADOR DE PULSOS DE CONMUTACIÓN:	70
2.9 CIRCUITO DE INTERCAMBIO DE CONMUTACIÓN:.....	75
2.10 CONTROL DE LAZO CERRADO:	79
2.10.1 <i>Voltaje de salida del inversor elevador modelado:.....</i>	<i>89</i>
2.11 PRUEBAS DEL INVERSOR CON VARIACIONES DE CARGAS Y VOLTAJES.....	92
2.11.1 <i>Reducción en el voltaje de entrada 120V a 108V:.....</i>	<i>92</i>
2.11.2 <i>Aumento en el voltaje de entrada de 120V a 132V.....</i>	<i>95</i>
2.11.3 <i>Variación del voltaje de salida con un aumento del 10% en la corriente de carga....</i>	<i>98</i>
2.11.4 <i>Variación del voltaje de salida con una reducción en la potencia de la carga de un 20%. 100</i>	<i>100</i>
2.12 COMPORTAMIENTO DEL INVERSOR CON CARGA INDUCTIVA.....	102
2.13 INVERSOR ELEVADOR REMODELADO.	104
3 OTRAS CONFIGURACIONES MODELADAS.	108

3.1	INVERSOR ELEVADOR DE DOS ETAPAS:	108
3.1.1	<i>Constitución inversor elevador de dos etapas:</i>	108
3.1.2	<i>Cálculos inversor elevador de dos etapas:</i>	109
3.1.3	<i>Voltaje de salida del inversor elevador de dos etapas.</i>	113
3.2	INVERSOR DE ONDAS CUADRADAS:.....	116
3.2.1	<i>Voltaje de salida del inversor de ondas cuadradas:</i>	118
3.3	DISCUSIÓN DE LOS RESULTADOS:	121
4	CONCLUSIONES Y FUTUROS TRABAJOS.	124
4.1.1	<i>Conclusiones</i>	124
4.1.2	<i>Trabajos futuros</i>	125
	REFERENCIAS	126
APÉNDICE A.	CÁLCULOS EN MATLAB DEL DISEÑO	128
APÉNDICE B	NETLIST DEL INVERSOR-ELEVADOR MODELADO EN SABER.....	130
APÉNDICE C	DATOS DE SABER DE THD.....	134
APÉNDICE C1	DATOS DEL INVERSOR-ELEVADOR MODELADO.	134
APÉNDICE C2	DATOS DEL INVERSOR-ELEVADOR DE DOS ETAPAS.	135
APÉNDICE D	ESQUEMÁTICOS DE CIRCUITOS.	136
APÉNDICE D1	ESQUEMÁTICO INVERSOR ELEVADOR MODELADO.	136
APÉNDICE D2	ESQUEMÁTICO INVERSOR ELEVADOR RE-MODELADO.	137
APÉNDICE D3	ESQUEMÁTICO INVERSOR ELEVADOR DE DOS ETAPAS.....	138
APÉNDICE D4	ESQUEMÁTICO INVERSOR DE ONDAS CUADRADAS.	139

Lista de Tablas

Tabla 1: Secuencia de Conmutación de los Interruptores	69
Tabla 2: Tabla de verdad combinador de señales.	71
Tabla 3: Comparación de THD	123

Lista de figuras

Figura 1: Flujo-grama de la clasificación de los inversores.....	2
Figura 2: Esquemático inversor	3
Figura 3: Esquemático inversor-elevador	4
Figura 4: Inversor ondas cuadradas - THD.....	5
Figura 5: Inversor ondas semi-sinusoidales - THD	5
Figura 6: Inversor ondas sinusoidales - THD	5
Figura 7: Inversor-elevador modelado	13
Figura 8: Secuencia de conmutación semiciclo positivo, ciclo impar.....	16
Figura 9: Secuencia de conmutación semiciclo negativo, ciclo impar.....	18
Figura 10: Secuencia de conmutación semiciclo positivo, ciclo par.....	20
Figura 11: Secuencia de conmutación semiciclo negativo, ciclo par	22
Figura 12: Pantalla de inicio de SaberSketch	25
Figura 13: Configuración del tiempo de la simulación.....	27
Figura 14: Esquemático inversor elevador #1	30
Figura 15: Esquemático control de conmutación del inversor elevador #1	31
Figura 16: Voltaje de salida del inversor-elevador #1	32
Figura 17: Contenido armónico del voltaje de salida del inversor elevador #1	33
Figura 18: Esquemático del inversor elevador #2	35
Figura 19: Esquemático control de conmutación del inversor elevador #2	36
Figura 20: Voltaje de salida del inversor elevador #2.	37
Figura 21: Contenido armónico del voltaje de salida del inversor elevador #2	38
Figura 22: Esquemático del inversor elevador #3.....	41
Figura 23: Esquemático control de conmutación del inversor elevador #3	42
Figura 24: Voltaje de salida del inversor elevador #3.	43
Figura 25: Contenido armónico del voltaje de salida del inversor elevador #3	44
Figura 26: Esquemático del inversor elevador #4.....	49
Figura 27: Esquemático control de conmutación del inversor elevador #4	50
Figura 28: Voltaje de salida del inversor elevador #4 - $f_B=24\text{kHz}$, $f_{PWM}=1200\text{Hz}$	51
Figura 29: Contenido armónico del voltaje de salida del inversor elevador #4 - $f_B=24\text{kHz}$, $f_{PWM}=1200\text{Hz}$	52
Figura 30: Voltaje de salida del inversor elevador #4 - $f_B=40\text{kHz}$, $f_{PWM}=1200\text{Hz}$	53
Figura 31: Contenido armónico del voltaje de salida del inversor elevador #4 - $f_B=40\text{kHz}$, $f_{PWM}=1200\text{Hz}$	54
Figura 32: Voltaje de salida del inversor elevador #4 - $f_B=48\text{kHz}$, $f_{PWM}=1200\text{Hz}$	55
Figure 33: Contenido armónico del voltaje de salida del inversor elevador #4 - $f_B=48\text{kHz}$, $f_{PWM}=1200\text{Hz}$	56
Figura 34: Voltaje de salida del inversor elevador #4 - $f_B=48\text{kHz}$, $f_{PWM}=1600\text{Hz}$	57

Figure 35: Contenido armónico del voltaje de salida del inversor elevador #4 - $f_B=48\text{kHz}$, $f_{\text{PWM}}=1600\text{Hz}$	58
Figura 36: Voltaje de salida del inversor elevador #4 - $f_B=48\text{kHz}$, $f_{\text{PWM}}=780\text{Hz}$	59
Figure 37: Contenido armónico del voltaje de salida del inversor elevador #4 - $f_B=48\text{kHz}$, $f_{\text{PWM}}=780\text{Hz}$	60
Figura 38: Generador de pulsos de la etapa elevadora.	64
Figura 39: Generador PWM.	67
Figura 40: Señales PWM.	68
Figura 41: Circuito combinador de las señales de conmutación.	70
Figura 42: Secuencia de pulsos del circuito combinador.	72
Figura 43: Ampliación pulso PWM del semiciclo positivo	73
Figure 44: Ampliación del pulso PWM del semiciclo negativo.	74
Figura 45: Circuito intercambio semiciclo positivo.	76
Figura 46: Circuito intercambio semiciclo negativo.	77
Figura 47: Señales de conmutación.....	78
Figura 48: Lazo de control del inversor elevador modelado.	81
Figure 49: Pulsos PWM del lazo de control del inversor elevador modelado.	82
Figura 50: Señal PI del lazo de control del inversor elevador modelado.	83
Figure 51: Ampliación señal PI del lazo de control del inversor elevador modelado	84
Figura 52: Señales de control de la etapa elevadora.....	85
Figura 53: Señales de control de la etapa elevadora - fuente de pulsos activa	86
Figura 54: Señales de control de la etapa elevadora - control activo (1)	87
Figura 55: Señales de control de la etapa elevadora - control activo (2)	88
Figura 56: Grafica del voltaje de salida del inversor elevador modelado.	90
Figura 57: Distribución armónica del inversor - Elevador modelado.....	91
Figura 58: Señal PI del lazo de control del inversor elevador modelado – reducción voltaje entrada.	93
Figura 59: Voltaje de salida del inversor elevador - reducción voltaje de entrada. ..	94
Figura 60: Señal PI del lazo de control del inversor elevador modelado – aumento voltaje entrada.	96
Figura 61: Voltaje de salida del inversor elevador - aumento voltaje de entrada....	97
Figura 62: Voltaje de salida con variación en la carga con un aumento del 10%. ...	99
Figura 63: Voltaje de salida con variación en la carga con una reducción del 20%.	101
Figura 64: Voltaje de salida con carga inductiva.....	103
Figura 65: Combinador de pulsos de conmutación remodelado.	105
Figura 66: Esquemático del circuito de intercambio de conmutación del semiciclo positivo – remodelado.....	106
Figura 67: Esquemático del circuito de intercambio de conmutación del semiciclo negativo – remodelado.	107
Figura 68: Esquemático inversor - elevador de dos etapas.	111

Figura 69: Esquemático del generador PWM del inversor elevador de dos etapas.	112
Figura 70: Voltaje de salida inversor - elevador de dos etapas.	114
Figura 71: Contenido armónico del voltaje de salida del inversor elevador (dos etapas).....	115
Figura 72: Esquemático Inversor Ondas Cuadradas	117
Figura 73: Voltaje de Salida del Inversor de Ondas Cuadradas	119
Figura 74: Contenido armónico del voltaje de salida del inversor de ondas cuadradas	120
Figura 75: Esquemático completo del inversor elevador modelado.....	136
Figura 76: Esquemático completo del inversor elevador re-modelado	137
Figura 77: Esquemático completo del inversor elevador (dos etapas).....	138
Figura 78: Esquemático completo del inversor de ondas cuadradas.....	139

Nomenclatura:

CC (DC): Corriente continua (corriente directa)

CA (AC): Corriente alterna.

V_{sal} : Voltaje de salida.

V_{ent} : Voltaje de entrada.

D: Ciclo de trabajo.

R_L : Resistencia de carga.

L_{min} : Inductancia Mínima.

f_B : Frecuencia de la señal elevadora.

f_{tri} : Frecuencia triangular.

f_{sin} : Frecuencia sinusoidal.

PWM: Modulación por ancho de pulsos.

mf: índice de modulación en frecuencia.

ma: índice de modulación en amplitud.

Sa: Interruptor a.

Sb: Interruptor b.

Sc: Interruptor c.

Sd: Interruptor d.

THD: Distorsión armónica total.

ms: milisegundos.

μs : microsegundos.

V_{out} : voltaje de salida.

$V_{out, RMS}$: voltaje de salida, RMS.

RMS: valor efectivo del voltaje o la corriente.

mf: modulación en frecuencia.

ma: modulación en amplitud.

$R_{B/PWM}$: Relación entre la frecuencia de la señal elevadora y la frecuencia PWM.

Fig.: figura.

1 INTRODUCCIÓN

Los inversores son circuitos eléctricos que se utilizan para convertir la corriente continua en corriente alterna. Estos poseen diferentes configuraciones de acuerdo a la aplicación de uso. Se pueden clasificar a los inversores de acuerdo a las fases que estos poseen, entre los cuales se puede identificar a los inversores monofásicos cuando poseen una sola fase y los inversores trifásicos cuando poseen tres fases [1].

Los inversores monofásicos pueden ser clasificados en tres categorías, las cuales son: su topología, forma de onda y variables constante en la entrada. De acuerdo a su topología se pueden mencionar los inversores de medio puente, cuando usan dos transistores y los inversores de puente completo cuando usan cuatro transistores. De acuerdo a su forma de onda se pueden mencionar los inversores de ondas cuadradas, de ondas semi-sinusoidales y de ondas sinusoidales. De acuerdo a la variable constante en la entrada se pueden identificar los inversores de fuente de voltaje (VSI) y los inversores de fuente de corriente (CSI) [1] [2].

A continuación se presenta un flujo-grama que mostrando la clasificación de los tipos de inversores:




Figura 1: Flujo-grama de la clasificación de los inversores.

Los circuitos inversores son ampliamente utilizados tanto en el campo industrial, como en el campo domestico. En el mercado hay disponibles diferentes tipos de inversores, entre los cuales se pueden citar los inversores para sistemas de energías renovables, para sistemas UPS, para motores CA, entre otros.

Cada día se están desarrollando nuevas configuraciones y optimizando técnicas que puedan suplir las necesidades de diseño de convertidores con el menor costo posible.

1.1 Motivación

1.1.1 Evolución de los inversores monofásicos

La mayoría de los inversores monofásicos que existen en el mercado producen corriente alterna (CA) 120Vrms a partir de 12V o 24V de corriente continua (CC). Esto implica que el voltaje debe elevarse y alternarse en dos etapas respectivamente. Cada una de estas etapas esta en serie con la otra por lo que cada una debe manejar la potencia completa. Antes del desarrollo de los convertidores CC-CC estos inversores utilizaban transformadores de 60Hz para elevar el voltaje (figura 2). Estos transformadores eran voluminosos y pesados. La alternación se obtenía a bajo voltaje en una etapa anterior lo que implicaba un manejo de corriente muy alta necesitando el uso de componentes de potencia grandes y costosos. Es importante destacar aquí que el tamaño y costo de los componentes de potencia dependen más de la corriente que del voltaje que maneja por lo que resulta más económico producir la alternación a alto voltaje.




Figura 2: Esquemático inversor

Con la introducción de los convertidores CC-CC de alta frecuencia es posible elevar el voltaje sin necesidad de utilizar transformadores grandes y realizándose la alternación a alto voltaje. Este factor ha impactado el mercado de los inversores en esta última década reduciendo dramáticamente su costo, volumen y peso por vatio producido. La etapa de elevación se realiza ahora primero y la alternación después como lo muestra la figura 3.




Figura 3: Esquemático inversor-elevador

Con el uso de fuentes de energía renovable se hace necesario inversores de mayor capacidad donde el voltaje de entrada de CC debe y puede elevarse colocando paneles y baterías en serie. Si el voltaje de entrada llega al mismo rango que el voltaje de salida alterno entonces la etapa elevadora se puede eliminar pudiendo construir inversores aun más económicos y eficientes. El voltaje necesario para eliminar la etapa elevadora depende de la calidad de la onda alterna deseada. Para producir una onda cuadrada es suficiente obtener un voltaje CC de 120V (figura 4). Para producir un voltaje de salida semi-sinusoidal se necesita un voltaje de entrada de 140V_{CC} (figura 5). Finalmente si se quiere producir un voltaje

sinusoidal utilizando la técnica de PWM es necesario en la entrada un voltaje de $170V_{CC}$ (figura6). Es importante señalar aquí que además de la técnica PWM existe otro método de producir voltaje alterno con calidad que se conoce como multinivel. Debido a la complejidad de este método que va en sentido contrario a la simplificación que se está buscando no van a ser consideradas en este proyecto.




Figura 4: Inversor ondas cuadradas - THD




Figura 5: Inversor ondas semi-sinusoidales - THD




Figura 6: Inversor ondas sinusoidales - THD

1.1.2 Uso de barra y sistema de distribución CC

Si se logra elevar el voltaje CC al nivel del voltaje utilizado en corriente alterna surge la posibilidad de utilizarlo directamente en algunas cargas que existen en los hogares que pueden operar indistintamente con corriente alterna o continua. De esta manera se elimina el inversor por completo con su correspondiente costo y pérdidas. Las cargas que tradicionalmente son conocidas pueden operar con corriente directa son las que contienen resistencias, bombillos, tostadoras, cafeteras, planchas, entre otros. La misma revolución de los convertidores CC-CC ha llevado a todos los fabricantes de componentes electrónicos a eliminar los transformadores y rectificar directamente el voltaje de entrada. Esto permite que se pueda alimentar con CC dispositivos electrónicos como computadora, monitores, televisores, radios y todo dispositivo electrónico que haya modernizado su fuente de alimentación utilizando técnicas de conmutación. Las cargas que no pueden conectarse a corriente directa son aquellas que contienen motores como neveras, lavadoras, abanicos, entre otros. El continuo desarrollo de técnicas de conmutación para aumentar la eficiencia de estos dispositivos ha creado que estos vengan con un variador de frecuencia integrado. Estos dispositivos también rectifican el voltaje de entrada de $120V_{CC}$ lo que permite alimentarlos también con un voltaje CC si fuera necesario. Si continúa esta tendencia del uso de electrónica de potencia en los dispositivos eléctricos de los hogares será posible pronto alimentar una casa completa con CC. La ventaja sería que el almacenaje y uso de energía, que podría

venir de diferentes fuentes, se podría llevar a cabo sin el gasto y pérdidas de los inversores. La idea de crear una barra CC de 120V se podría extender a varias casas compartiendo el almacenamiento y la interface con la utilidad. Es importante aclarar que esta distribución de CC resultaría conveniente en un número reducido de casas donde la caída de voltaje es mínima, ya que en términos de regulación de voltaje la distribución de CA tiene clara ventaja [3].

1.1.3 Inversor integrado

Mientras ocurre esta transformación, si se quiere comenzar a implementar la idea de una barra CC de alto voltaje se van a necesitar inversores dedicados para manejar las cargas que requieren exclusivamente CA. Estos inversores a diferencia de lo que se tienen en el mercado recibirían un voltaje CC alto. La ventaja sería que la etapa elevadora podría eliminarse o al menos reducir su relación de transformación.

El problema con la barra CC es seleccionar un voltaje adecuado. Si se desea alimentar toda la carga resistiva sin ninguna alteración se debe utilizar 120V_{CC}. Por otro lado si se desea utilizar inversores sin etapa elevadora y voltaje de salida de buena calidad se debe utilizar 140V_{CC} o 170V_{CC}. Una tercera opción que es la que propone este proyecto es utilizar una barra de 120V_{CC} y construir un inversor que pueda elevar y alternar el voltaje en una sola etapa. Esto resulta posible debido a la

baja relación de transformación necesaria, debido a su vez al uso de la barra de alto voltaje CC. Este inversor aunque dedicado se va diseñar para una carga de 5KW en caso de que se desee alimentar toda la carga AC de una casa pequeña.

1.2 Objetivos

Diseñar un inversor monofásico que produzca un voltaje de salida de $120V_{CA, RMS}$ y con capacidad de manejar una carga máxima de 5kW. Este inversor recibirá un voltaje de 120V proveniente de una barra CC diseñada para alimentar directamente dispositivos eléctricos y electrónicos que existen en los hogares. Este inversor deberá tener una onda de salida con distorsión armónica menor que una onda cuadrada por lo que debe poder elevar el voltaje para poder utilizar técnicas de reducción de armónicas.

Este inversor debe poder colocarse cerca de la carga AC (dedicado). Por lo tanto debe poder reducir su tamaño y peso para permitir su fácil instalación. Si se logra reducir de tamaño considerablemente se podría insertar este inversor dentro del mismo espacio que cuenta en la actualidad para hacer sus conexiones eléctricas. Podría construirse por ejemplo una extensión de múltiple salidas que además de la protección y el filtrado incluyera la alternación. La técnica que se usará para reducir los componentes de potencia es la de producir la elevación de voltaje con el

mismo puente de transistores que se produce la alternación. Esto es posible debido a que el voltaje de entrada es alto y la relación de transformación es pequeña.

Finalmente es necesario que el inversor pueda reaccionar adecuadamente a cambios pequeños de voltaje de entrada y corriente de carga, manteniendo su voltaje de $120V_{CA, RMS}$. Un sistema de batería podría en su ciclo de carga y descarga variar un $\pm 5\%$ de su voltaje nominal. Para prever alguna caída adicional ocasionada por otra carga se diseñará el inversor para soportar fluctuaciones de $\pm 10\%$. Además el inversor deberá reaccionar rápidamente a cambios bruscos de corriente de carga de 30% y mantenerse operando con un voltaje de $120V_{CA, RMS}$ para todos los valores de carga entre 0 y 100% de su máxima capacidad.

1.3 Revisión de Literatura

El convertidor elevador de corriente continua a corriente continua CC-CC ha provocado gran interés en los campos de la Electrónica de Potencia y el Control Automático. Esto es debido a su gran aplicabilidad que va desde equipos domésticos hasta sistemas sofisticados de telecomunicaciones. Se pueden citar algunos equipos que requieren del uso de los convertidores elevadores y entre ellos están los inversores de fuente de voltajes usados para sistemas fotovoltaicos, suministro de potencia ininterrumpida (UPS, por sus siglas en inglés), motores CA y otros [4] [5].

Una técnica muy utilizada para poder controlar este convertidor elevador es la modulación por ancho de pulso (PWM, por sus siglas en inglés). El convertidor del tipo PWM utiliza dos interruptores, uno activo y otro interruptor pasivo, los cuales realizan la acción de conmutación. El interruptor activo es controlado directamente por una señal de control externa y el interruptor pasivo es controlado indirectamente por el estado del interruptor activo y las condiciones del circuito [4] [5] [6].

El desarrollo de las funciones de transferencia de pequeña señal para un convertidor no lineal PWM, nos pueden ayudar a entender el funcionamiento y el control del circuito. También se puede notar la relación que existe entre el ciclo de trabajo y la corriente del inductor es dependiente de la topología y el modo de operación del convertidor PWM [7] [8]. Estos convertidores PWM pueden ser modelados con técnicas de promediación de circuito. Existen dos aproximaciones analíticas: el método de promediación de espacios de estados y el método de discretizado [9]. El método discretizado tiene la ventaja de poder describir el comportamiento del sistema de una manera más precisa y menos compleja que otros modelos, pero tiene la desventaja de que requiere mayores tiempos para realizarse la simulación y mayor cantidad de almacenamiento en el computador [10].

Es importante aclarar que la derivación del modelo promedio para pequeña señal con el método de promediación de espacios de estados se realiza para estado estable, esta derivación es una relación algebraica que interrelaciona el ciclo de trabajo, las variables del circuito y las señales de control y estos resultados son utilizados para el modelo promedio. [G.C. Verghese et al] se enfocan en convertidores CC-CC con modo de corriente controlada de frecuencia constante y muestran la derivación del modelo promedio basándose en el estado no estable o transitorio de la señal [11]. El modelo PWM puede ser analizado en sus formas de *modo de conducción continua* (CCM, por sus siglas en inglés) y en el *modo de conducción discontinua* (DCM, por sus siglas en inglés) [12] [13]. Desarrollar el modelo en DCM representa una gran ventaja sobre el CCM, ya que en este aparece la resistencia de pequeña señal, la cual amortigua el filtro pasa baja en el punto donde los dos polos reales son formados [13]

Hay que notar que cuando se trabaja con baja frecuencia de conmutación en inversores PWM aumentaran las pérdidas por la distorsión en la corriente y va a disminuir la eficiencia, por eso es importante incorporar un lazo de control de corriente [14] [15].

[Park] y [Agelidis] presentan configuraciones de inversores de multinivel, con los cuales es posible reducir las componentes armónicas del voltaje de salida y de la corriente de carga [16] [17].

1.4 Resumen

En este primer capítulo se ha hablado sobre la tendencia y desarrollo de los inversores monofásicos y de la necesidad y características especiales de un inversor diseñado para alimentar cargas exclusivamente de CA cuando se utilice una barra CC de 120V. En el capítulo 2 se presentara el desarrollo del modelo propuesto en este proyecto. En el capítulo 3 se presentarán otros modelos de inversores con el propósito de hacer algunas comparaciones con el modelo simulado en este proyecto. En el capítulo 4 se presentaran todas las conclusiones y trabajos futuros de este proyecto.

2 MODELAJE DEL INVERSOR ELEVADOR DEL PROYECTO

El inversor modelado en este proyecto consiste en un inversor monofásico VSI de puente completo, en el cual se integran una señal de alta frecuencia (etapa elevadora) y una señal PWM, con las cuales se logra elevar y alternar el voltaje de salida simultáneamente (ver figura 7).




Figura 7: Inversor-elevador modelado

2.1 Desarrollo del modelo

Este modelo fue inspirado en un inversor-elevador de dos etapas: La etapa elevadora (“boost”) que consiste en un inductor, un capacitor, un transistor y un diodo de potencia. La etapa alternadora que consiste en un puente de cuatro transistores tipo H que conmuta a una frecuencia de 60Hz.

El transistor de potencia de la etapa elevadora cortocircuita el terminal positivo CC cargando al inductor, luego al abrir el circuito, el inductor se descarga a través del diodo cargando el capacitor. Esta función de cortocircuito es posible realizarla utilizando ambos transistores de una misma pata del puente completo en un semiciclo y con los transistores de la otra pata para el segundo semiciclo. Luego el inductor transfiere su energía directamente a la carga, cuando uno de los transistores del cortocircuito es apagado y el del lado opuesto es encendido. Utilizar esta técnica permite eliminar tres componentes electrónicos de potencia de la etapa elevadora.

Varias combinaciones de conmutación y frecuencias se probaron hasta llegar finalmente a la que produjo mejores resultados en términos del voltaje de salida y la distorsión armónica. En la próxima sección se detallará la secuencia de conmutación escogida, luego en la sección de simulaciones se mostrarán algunos resultados obtenidos con las configuraciones previas.

2.2 Secuencia de conmutación:

Se ha desarrollado una secuencia de conmutación que incorpora a los cuatro interruptores del inversor-elevador diseñado.

En esta secuencia de conmutación se combinan las señales de alta frecuencia de la señal elevadora de 48kHz y la señal PWM de 780Hz para elevar y alternar el voltaje de salida de $120V_{CC}$ a $120 V_{CA, RMS}$.

Las secuencias de conmutaciones se han dividido en ciclos pares y ciclos impares. En los ciclos pares los transistores inferiores Sb y Sd trabajan con la frecuencia de la señal PWM igual a 780Hz y los transistores superiores Sa y Sc trabajan con la frecuencia de la señal elevadora igual a 48kHz.

En los ciclos impares los transistores superiores Sa y Sc trabajan con la frecuencia de la señal PWM de 780Hz, mientras que los transistores inferiores Sb y Sd trabajan con la frecuencia de la señal elevadora de 48kHz.




Figura 8: Secuencia de conmutación semiciclo positivo, ciclo impar.

En esta secuencia de conmutación Sa trabaja a la frecuencia PWM de 780 Hz, mientras que el interruptor Sb y Sd trabajan de forma complementada a la frecuencia de la señal elevadora de 48kHz. En la primera fase de esta secuencia de conmutación se realiza un cortocircuito a la inductancia de entrada a través de los interruptores Sa y Sb, permitiendo que esta sea cargada de energía a través de la corriente que fluye desde la fuente de voltaje de entrada. En la segunda fase de esta secuencia la energía almacenada en la inductancia debido al cortocircuito, es transferida a la carga a través de los interruptores Sa y Sd (ver figura 8).




Figura 9: Secuencia de conmutación semiciclo negativo, ciclo impar.

En esta secuencia de conmutación Sc trabaja a la frecuencia PWM de 780 Hz, mientras que el interruptor Sb y Sd trabajan de forma complementada a la frecuencia de la señal elevadora de 48kHz. En la primera fase de esta secuencia de conmutación se realiza un cortocircuito a la inductancia de entrada a través de los interruptores Sc y Sd, permitiendo que esta sea cargada de energía a través de la corriente que fluye desde la fuente de voltaje de entrada. En la segunda fase de esta secuencia la energía almacenada en la inductancia debido al cortocircuito, es transferida a la carga a través de los interruptores Sc y Sb (ver figura 9).




Figura 10: Secuencia de conmutación semiciclo positivo, ciclo par

En esta secuencia de conmutación Sd trabaja a la frecuencia PWM de 780 Hz, mientras que el interruptor Sa y Sc trabajan de forma complementada a la frecuencia de la señal elevadora de 48kHz. En la primera fase de esta secuencia de conmutación se realiza un cortocircuito a la inductancia de entrada a través de los interruptores Sc y Sd, permitiendo que esta sea cargada de energía a través de la corriente que fluye desde la fuente de voltaje de entrada. En la segunda fase de esta secuencia la energía almacenada en la inductancia debido al cortocircuito, es transferida a la carga a través de los interruptores Sa y Sd (ver figura 10).




Figura 11: Secuencia de conmutación semiciclo negativo, ciclo par

En esta secuencia de conmutación Sb trabaja a la frecuencia PWM de 780 Hz, mientras que el interruptor Sa y Sc trabajan de forma complementada a la frecuencia de la señal elevadora de 48kHz. En la primera fase de esta secuencia de conmutación se realiza un cortocircuito a la inductancia de entrada a través de los interruptores Sa y Sb, permitiendo que esta sea cargada de energía a través de la corriente que fluye desde la fuente de voltaje de entrada. En la segunda fase de esta secuencia la energía almacenada en la inductancia debido al cortocircuito, es transferida a la carga a través de los interruptores Sc y Sb (ver figura 11).

2.3 Distorsión Armónica Total

Un parámetro muy importante que se ha tomado en cuenta en este proyecto es la reducción de armónicas en el voltaje y la corriente.

Las distorsiones armónicas son deformaciones de la forma de onda de la corriente y el voltaje con respecto a la forma de onda sinodal que se considera ideal. Estas distorsiones pueden ocurrir por fenómenos transitorios o por condiciones permanentes. Cuando estas distorsiones son bajas no ocasionan problemas significativos a los equipos eléctricos.

La distorsión armónica total (THD, por sus siglas en inglés), es la relación entre el contenido armónico de la señal y la primera armónica o fundamental.

La fórmula para calcular el THD es la siguiente:

Para el caso de la Corriente:

$$THD = \frac{\sqrt{\sum_{h=2}^{\infty} I_h^2}}{I_1}$$

Para el caso del Voltaje:

$$THD = \frac{\sqrt{\sum_{h=2}^{\infty} V_h^2}}{V_1}$$

2.4 Simulaciones del inversor elevador modelado:

2.4.1 Simulador de circuitos Saber Sketch

El desarrollo de la simulación de este diseño fue elaborado en el programa Saber Sketch, versión 2005.09-4.0 de la compañía Synopsys, Inc.




Figura 12: Pantalla de inicio de SaberSketch

Este programa se escogió debido a su versatilidad para la simulación de circuitos de Electrónica Potencia. Todos los diseños se pueden realizar de manera grafica, ya que contiene una amplia librería de componentes electrónicos, tanto ideales como reales para realizar simulaciones. Es posible incorporar diferentes condiciones que pueden afectar a los diferentes componentes eléctricos y electrónicos. Otro punto que cabe destacar es que se pueden tomar todos los resultados de la simulación

completa del circuito en una sola corrida del programa, a diferencia de otros programas que hay que realizar una corrida cada vez que se requiere información de una señal adicional. Además de que permite hacer interfaz con la aplicación Matlab. Este programa tiene diferentes opciones que lo hacen muy superior a otras aplicaciones similares que simulan circuitos de Electrónica de Potencia.

Las simulaciones fueron tomadas para un tiempo igual a 40ms y una resolución de tiempo igual a 0.01 μ s. También se seleccionaron todas las señales del circuito a través de todas las variables (ver figura 13).





Figura 13: Configuración del tiempo de la simulación

En los apéndices D1 y D2 se muestran los esquemáticos del inversor-elevador modelado y re-modelado.

2.4.2 Simulaciones de circuitos previos al inversor elevador modelado.

Para obtener el diseño final probaron diferentes circuitos a diferentes frecuencias. Estos modelos simulados han sido identificados por números, empezando desde el número 1 hasta el número 4. Para la selección del modelo tomado se evaluaron el nivel de voltaje de salida que cada uno suministraba y la distorsión armónica total para las 10 primeras armónicas de cada uno de ellos.

Inversor elevador #1.

El primer circuito modelado es un inversor de ondas cuasi-sinusoidales y ha sido identificado con el número 1. Este modelo tiene una inductancia de 1mH y una frecuencia de conmutación igual a 6kHz y fue modelado para eliminar la tercera armónica (ver figuras 14 y 15). A continuación se muestran los resultados obtenidos en las simulaciones:

El voltaje de salida (fig. 16):

$$V_{out} = 208.08V$$

$$V_{out,RMS} = 99.782V$$

La distorsión armónica total (fig. 17):

$$THD = \frac{\sqrt{(7.0257)^2 + (26.479)^2 + (9.4472)^2 + (4.8028)^2}}{97.043}$$

$$THD = 0.3027$$

Este modelo fue descartado debido a que no suministraba el voltaje de salida deseado.




Figura 14: Esquemático inversor elevador #1




Figura 15: Esquemático control de conmutación del inversor elevador #1




Figura 16: Voltaje de salida del inversor-elevador #1




Figura 17: Contenido armónico del voltaje de salida del inversor elevador #1

Inversor elevador #2.

El segundo circuito modelado es un inversor de ondas sinusoidales y ha sido identificado con el número 2 (fig.18). En este modelo fue utilizada una inductancia de 40μH en la etapa elevadora, una frecuencia elevadora (f_B) de 48kHz trabajando a un ciclo de trabajo de 0.3 y una frecuencia PWM (f_{PWM}) de 1200Hz. El generador PWM utiliza una fuente sinusoidal de referencia y una sola fuente triangular (fig.19).

A continuación se muestran los resultados obtenidos en las simulaciones:

El voltaje de salida (fig.20):

$$V_{out} = 174.69V$$

$$V_{out,RMS} = 117.84V$$

La distorsión armónica total (THD) (fig.21):

$$THD = \frac{\sqrt{(3.8894)^2 + (10.447)^2 + (6.9905)^2 + (15.498)^2 + (5.0934)^2 + (8.6494)^2 + (17.385)^2 + (12.475)^2}}{82.949}$$

$$THD = 0.3758$$

Este modelo fue descartado debido al contenido armónico presente en el voltaje de salida y por la cantidad de pulsos indeseados en la alternación contraria al voltaje de salida.




Figura 18: Esquemático del inversor elevador #2




Figura 20: Voltaje de salida del inversor elevador #2.




Figura 21: Contenido armónico del voltaje de salida del inversor elevador #2

Inversor elevador #3.

El tercer circuito modelado es un inversor de ondas sinusoidales y ha sido identificado con el número 3 (fig.22). En este modelo se utilizó una inductancia de 20μH en la etapa elevadora, una frecuencia elevadora (f_B) de 25kHz con un ciclo de trabajo de 0.3 y una frecuencia PWM (f_{PWM}) de 1200Hz. Además se integro un circuito adicional en la etapa de control para eliminar los pulsos indeseados contrarios a la alternación, apagando los pulsos PWM (fig.23).

A continuación se muestran los resultados obtenidos en las simulaciones:

El voltaje de salida (fig.24):

$$V_{out} = 152.88V$$

$$V_{out,RMS} = 101.95V$$

La distorsión armónica total (THD) (fig.25):

$$THD = \frac{\sqrt{(7.2289)^2 + (18.398)^2 + (14.324)^2 + (16.161)^2 + (1.9877)^2 + (9.2039)^2 + (5.3838)^2 + (11.868)^2}}{106.54}$$

$$THD = 0.3158$$

Este modelo fue descartado debido a que no suministraba el voltaje de salida deseado.




Figura 22: Esquemático del inversor elevador #3.




Figura 23: Esquemático control de conmutación del inversor elevador #3




Figura 24: Voltaje de salida del inversor elevador #3.




Figura 25: Contenido armónico del voltaje de salida del inversor elevador #3

Inversor elevador #4.

El cuarto circuito modelado es un inversor de ondas sinusoidales y ha sido identificado con el número 4 (fig.26). Este modelo fue simulado con una inductancia de 15μH en la etapa elevadora y se introdujeron dos fuentes triangulares en el generador PWM para realizar la comparación de cada semiciclo individualmente y así obtener una mejor forma de onda (fig.27). Las frecuencias de la etapa elevadora (f_B) y etapa alternadora (f_{PWM}) fueron modificadas para cada una de las simulaciones que se realizaron con éste modelo. La frecuencia de la etapa elevadora utilizó un ciclo de trabajo igual a 0.7 en cada caso.

A continuación se presentarán cada una de las simulaciones realizadas con sus resultados correspondientes, para cada par de frecuencias f_B y F_{PWM} .

➤ Simulación realizada para: $f_B=24\text{kHz}$ y $f_{PWM}=1200\text{Hz}$.

A continuación se muestran los resultados obtenidos en las simulaciones:

El voltaje de salida (fig.28):

$$V_{out} = 439.56V$$

$$V_{out,RMS} = 114.6V$$

La distorsión armónica total (THD) (fig.29):

$$THD = \frac{\sqrt{(3.6964)^2 + (8.3206)^2 + (22.97)^2 + (3.922)^2 + (3.7848)^2 + (6.9187)^2 + (22.757)^2 + (12.003)^2}}{87.971}$$

$$THD = 0.4219$$

Este modelo fue descartado debido al contenido armónico que presentaba el voltaje de salida deseado.

➤ Simulación realizada para: $f_B=40\text{kHz}$ y $f_{PWM}=1200\text{Hz}$.

A continuación se muestran los resultados obtenidos en las simulaciones:

El voltaje de salida (fig.30):

$$V_{out} = 358.59V$$

$$V_{out,RMS} = 115.58V$$

La distorsión armónica total (THD) (fig.31):

$$THD = \frac{\sqrt{(3.6676)^2 + (9.5124)^2 + (11.726)^2 + (10.981)^2 + (9.4275)^2 + (15.603)^2 + (9.5922)^2 + (8.8529)^2}}{75.049}$$

$$THD = 0.3918$$

Este modelo fue descartado debido al contenido armónico que presentaba el voltaje de salida deseado.

➤ Simulación realizada para: $f_B=48\text{kHz}$ y $f_{PWM}=1200\text{Hz}$.

A continuación se muestran los resultados obtenidos en las simulaciones:

El voltaje de salida (fig.32):

$$V_{out} = 339.16V$$

$$V_{out,RMS} = 115.43V$$

La distorsión armónica total (THD) (fig.33):

$$THD = \frac{\sqrt{(4.4208)^2 + (7.6893)^2 + (3.4973)^2 + (3.4356)^2 + (3.605)^2 + (4.5147)^2 + (8.1693)^2 + (13.762)^2}}{120.15}$$

$$THD = 0.1612$$

Este modelo fue descartado debido a la presencia de armónicas pares en el voltaje de salida.

➤ Simulación realizada para: $f_B=48\text{kHz}$ y $f_{PWM}=1600\text{Hz}$.

A continuación se muestran los resultados obtenidos en las simulaciones:

El voltaje de salida (fig.34):

$$V_{out} = 339.15V$$

$$V_{out,RMS} = 114.8V$$

La distorsión armónica total (THD) (fig.35):

$$THD = \frac{\sqrt{(5.8634)^2 + (13.606)^2 + (5.5042)^2 + (26.136)^2 + (12.943)^2 + (5.0316)^2 + (9.9261)^2 + (2.6286)^2}}{124.47}$$

$$THD = 0.2819$$

Este modelo fue descartado debido a la presencia de armónicas pares en el voltaje de salida.

➤ Simulación realizada para: $f_B=48\text{kHz}$ y $f_{PWM}=780\text{Hz}$.

A continuación se muestran los resultados obtenidos en las simulaciones:

El voltaje de salida (fig.36):

$$V_{out} = 339.66V$$

$$V_{out,RMS} = 116.28V$$

La distorsión armónica total (THD) (fig.37):

$$THD = \frac{\sqrt{(9.9858)^2 + (8.2586)^2 + (1.9626)^2 + (21.514)^2}}{112.95}$$

$$THD = 0.2247$$

Este modelo fue elegido debido a que se obtuvo el nivel del voltaje deseado en la salida y un contenido armónico aceptable, además de no presentar armónicas pares en la salida.




Figura 26: Esquemático del inversor elevador #4.




Figura 27: Esquemático control de conmutación del inversor elevador #4

Simulación realizada para: $f_B=24\text{kHz}$ y $f_{PWM}=1200\text{Hz}$.




Figura 28: Voltaje de salida del inversor elevador #4 - $f_B=24\text{kHz}$, $f_{PWM}=1200\text{Hz}$

Simulación realizada para: $f_B=24\text{kHz}$ y $f_{PWM}=1200\text{Hz}$.




Figura 29: Contenido armónico del voltaje de salida del inversor elevador #4 - $f_B=24\text{kHz}$, $f_{PWM}=1200\text{Hz}$

Simulación realizada para: $f_B=40\text{kHz}$ y $f_{PWM}=1200\text{Hz}$.




Figura 30: Voltaje de salida del inversor elevador #4 - $f_B=40\text{kHz}$, $f_{PWM}=1200\text{Hz}$

Simulación realizada para: $f_B=40\text{kHz}$ y $f_{PWM}=1200\text{Hz}$.




Figura 31: Contenido armónico del voltaje de salida del inversor elevador #4 - $f_B=40\text{kHz}$, $f_{PWM}=1200\text{Hz}$

Simulación realizada para: $f_B=48\text{kHz}$ y $f_{PWM}=1200\text{Hz}$.




Figura 32: Voltaje de salida del inversor elevador #4 - $f_B=48\text{kHz}$, $f_{PWM}=1200\text{Hz}$

Simulación realizada para: $f_B=48\text{kHz}$ y $f_{PWM}=1200\text{Hz}$.




Figure 33: Contenido armónico del voltaje de salida del inversor elevador #4 - $f_B=48\text{kHz}$, $f_{PWM}=1200\text{Hz}$

Simulación realizada para: $f_B=48\text{kHz}$ y $f_{PWM}=1600\text{Hz}$




Figura 34: Voltaje de salida del inversor elevador #4 - $f_B=48\text{kHz}$, $f_{PWM}=1600\text{Hz}$

Simulación realizada para: $f_B=48\text{kHz}$ y $f_{PWM}=1600\text{Hz}$




Figure 35: Contenido armónico del voltaje de salida del inversor elevador #4 - $f_B=48\text{kHz}$, $f_{PWM}=1600\text{Hz}$

Simulación realizada para: $f_B=48\text{kHz}$ y $f_{PWM}=780\text{Hz}$




Figura 36: Voltaje de salida del inversor elevador #4 - $f_B=48\text{kHz}$, $f_{PWM}=780\text{Hz}$

Simulación realizada para: $f_B=48\text{kHz}$ y $f_{PWM}=780\text{Hz}$




Figure 37: Contenido armónico del voltaje de salida del inversor elevador #4 - $f_B=48\text{kHz}$, $f_{PWM}=780\text{Hz}$

2.5 Cálculos de los componentes del inversor:

Para el diseño del inversor elevador propuesto en este proyecto, fueron calculados los siguientes parámetros.

El voltaje de entrada del inversor elevador es de $120V_{CC}$ y el voltaje de salida es el equivalente a $120V_{CA, RMS}$.

El ciclo de trabajo de la señal elevadora, esta dado por:

$$\frac{V_{sal}}{V_{ent}} = \frac{1}{(1 - D)}$$

Despejando de la ecuación anterior al ciclo de trabajo y sustituyendo valores, se tiene que:

$$D = 1 - \frac{V_{ent}}{V_{sal}}$$

$$D = 1 - \frac{120V}{340V}$$

$$D = 0.6470 \cong 0.7$$

La inductancia mínima requerida para el circuito elevador es:

$$L_{min} = \frac{D(1 - D)^2 R_L}{2f_B}$$

Donde:

R_L : Es la resistencia de salida,

D : Es el ciclo de trabajo,

f_B : Es la frecuencia de conmutación del circuito elevador.

La carga del inversor elevador propuesto en este diseño es considerada puramente resistiva y se desea obtener una potencia de 5kW a la salida del inversor elevador propuesto en este proyecto.

Para un voltaje de salida de $120V_{CA, RMS}$, es obtenida una resistencia igual a:

$$R_L = \frac{(120V)^2}{5kW} = 2.88\Omega$$

Tomando en cuenta la consideración de que nuestra carga es puramente resistiva, nuestra inductancia mínima es igual a:

$$L_{min} = \frac{0.70(1 - 0.70)^2 2.88}{2(48kHz)}$$

$$L_{min} = 1.89\mu H.$$

El valor de inductancia elegido es igual a $15\mu H$.

2.6 Generador de Pulsos etapa elevadora:

En el modelaje del inversor en lazo abierto se utilizó para la elevación del voltaje un generador de pulsos de alta frecuencia (fig.38). Este generador está compuesto por una fuente de pulsos cuadrados, a una frecuencia de 48kHz y un ciclo de trabajo igual a 0.7. La señal elevadora es nombrada z , mientras que z_n representa la señal elevadora z en su forma negada.

La frecuencia se escogió suficiente alta para que la etapa elevadora trabajara en modo continuo la mayor parte del tiempo dentro de cada pulso PWM de 780Hz. Por otro lado si se hace muy alta la conmutación no se realiza correctamente como se demostró cuando se utilizaran modelos de transistores reales en la simulación.

Este generador de pulsos se sustituyó por un circuito PWM en el análisis de lazo cerrado para compensar por cambios en la carga y voltaje de entrada.




Figura 38: Generador de pulsos de la etapa elevadora.

2.7 Generador PWM de baja frecuencia:

Para reducir el contenido armónico del voltaje de salida la conmutación de alta frecuencia se envuelve dentro de una modulación por ancho de pulsos que sigue una referencia sinusoidal. Este circuito PWM (fig.39) consta de dos fuentes triangulares que trabajan de forma complementada y son comparados con una señal sinusoidal. Esta señal de baja frecuencia es utilizada para controlar los transistores superiores (ciclo impar) que cortan la alimentación a la carga para ambos semiciclos de la conmutación de alta frecuencia.

Las señales generadas por este circuito son las S1 y S2 (fig.40). S1 es utilizada para el semiciclo positivo de la señal de salida, mientras que S2 es utilizada para el semiciclo negativo de la señal de salida.

Como se explicó anteriormente la frecuencia se escogió lo suficientemente baja para que los pulsos de alta frecuencia alcanzaran el modo continuo. Por otro lado debía ser un múltiplo de la frecuencia fundamental de 60Hz lo suficientemente alto para eliminar las armónicas deseadas.

Los índices de modulación son los siguientes:

Modulación de frecuencia:

$$mf = \frac{f_{tri}}{f_{sin}}$$

$$mf = \frac{780Hz}{60Hz} = 13.$$

Modulación de amplitud:

$$ma = \frac{V_{sin}}{V_{tri}}$$

$$ma = \frac{2.96}{3} = 0.986$$

La relación entre la frecuencia PWM y la frecuencia de la etapa elevadora es:

$$R_{B/PWM} = \frac{48kHz}{780Hz} = 61.5.$$




Figura 39: Gerador PWM.




Figura 40: Señales PWM.

A continuación se muestra secuencia de conmutación de forma lógica utilizada para poder realizar alternación y elevación del voltaje (tabla.1).

S_a	S_c	S_b	S_d	carga	descarga
1	0	1	0	1	0
1	0	0	1	0	1
0	1	0	1	1	0
0	1	1	0	0	1

Tabla 1: Secuencia de Conmutación de los Interruptores

En el inversor – elevador, cuando los interruptores S_a y S_b están activos, se produce un cortocircuito en la pata derecha del puente de transistores, permitiendo que la inductancia se cargue. Luego S_b es abierto y S_d cerrado y de esa manera es transferida la energía a la resistencia de carga R_L , a través de los interruptores S_a y S_d .

Cuando los interruptores S_c y S_d están activos, se produce un cortocircuito en la pata derecha del puente de transistores, permitiendo que la inductancia sea cargada. Luego es abierto el interruptor S_d y es cerrado el S_b , permitiendo que la energía sea transferida a la carga de salida, a través de los interruptores S_c y S_b .

2.8 Combinador de pulsos de conmutación:




Figura 41: Circuito combinador de las señales de conmutación.

El circuito mostrado anteriormente (fig.41) realiza la combinación de las señales del Generador PWM y el Generador de Pulsos para elevar y alternar el voltaje al mismo tiempo. Este circuito limita la señal de alta frecuencia z a trabajar solamente cuando la frecuencia PWM esta activa (fig.42).

$$S_3 = S_1 \times \bar{Z} + S_2 \times Z$$

$$S_4 = S_2 \times \bar{Z} + S_1 \times Z$$

S ₁	S ₂	Z	S ₃	S ₄
0	1	0	0	1
x	1	1	1	0
1	x	0	1	0
1	0	1	0	1

Tabla 2: Tabla de verdad combinador de señales.




Figura 42: Secuencia de pulsos del circuito combinador.





Figura 43: Ampliación pulso PWM del semiciclo positivo





Figure 44: Ampliación del pulso PWM del semiciclo negativo.

2.9 Circuito de intercambio de conmutación:

El objetivo de este circuito (fig.42-43) es lograr que las conmutaciones se distribuyan equitativamente entre los cuatro transistores del puente completo. Para lograr esto el circuito intercambia las funciones de alternación (baja frecuencia) y la de elevación (alta frecuencia) entre los transistores superiores e inferiores, cada dos semiciclos. De esta manera aquí se producen los cuatro semiciclos explicados en la secuencia de conmutación. Este circuito consta de un contador y dos multiplexores. En los ciclos impares de la señal de salida los transistores inferiores Sb y Sd estarán trabajando a la frecuencia de la señal elevadora, mientras que los interruptores superiores Sa y Sc estarán trabajando a la frecuencia PWM. En los ciclos pares de la señal de salida los transistores superiores Sa y Sc estarán trabajando a la frecuencia de la señal elevadora, mientras que los interruptores inferiores Sb y Sd estarán trabajando a la frecuencia PWM.

El contador utilizado en este diseño es un contador de un bit y es controlado por la señal de control Va. Cada vez que se produce un ciclo en la señal Va se activan los multiplexores, los cuales envían las señales S1 y S3 hacia los interruptores Sa y Sd. De igual manera las señales S2 y S4 son enviadas a los interruptores Sb y Sc (fig.47).




Figura 45: Circuito intercambio semiciclo positivo.




Figura 46: Circuito intercambio semiciclo negativo.




Figura 47: Señales de conmutación.

2.10 Control de lazo cerrado:

El lazo de control utilizado para controlar la etapa elevadora del inversor-elevador modelado en este proyecto es un control de ganancia proporcional integral (PI) (fig.48-55).

En este lazo de control el voltaje de salida es tomado a partir de la resistencia de carga y es reducido 40 veces a través de un transformador que tiene la relación

$$V_1/N_1=V_2/N_2.$$

$$V_2 = \frac{N_2}{N_1} \times V_1$$

$$V_2 = \frac{1}{40} \times 340 = 8.5V$$

Luego la señal V_2 es rectificada a través de un diodo, donde se elimina el semiciclo negativo y se obtiene un valor pico igual a:

$$V_{21} = V_2 - V_d$$

$$V_{21} = 8.5 - 0.7 = 7.8V$$

Donde:

V_d : es el voltaje de caída del diodo de 0.7V.

La señal V_{21} es filtrada a través de un filtro RC, obteniendo así la señal que ha sido denominada S.V. que representa una muestra del voltaje de salida del inversor elevador modelado en este proyecto. La señal S.V. es comparada con un voltaje de referencia (V_{ref}) de 8V, luego la diferencia de estas dos señales es inyectada al control proporcional integral, obteniendo de esta manera a la señal (S.PI). La señal del control proporcional integral (S.PI) es comparada con una fuente triangular (S.tri) que opera a una frecuencia de 48kHz, obteniendo a la salida un tren de pulsos a una frecuencia de 48kHz los cuales han sido denominados como pulsos de control (P.cntrl).

Las señales On_vp y On_cntrl trabajan de manera complementada para controlar el paso de las señales del generador de pulsos de alta frecuencia y del control de lazo cerrado. En los primeros 5ms la señal On_vp activa al generador de pulsos de alta, permitiendo que el generador de pulsos de alta frecuencia controle al circuito en ese tiempo y de esa manera se obtiene el voltaje deseado en la salida. Luego de este tiempo de 5ms, la señal On_cntrl activa al control del lazo cerrado, y de esta manera el inversor elevador modelado es controlado por el control PI.




Figura 48: Lazo de control del inversor elevador modelado.




Figure 49: Pulsos PWM del lazo de control del inversor elevador modelado.




Figura 50: Señal PI del lazo de control del inversor elevador modelado.




Figure 51: Ampliación señal PI del lazo de control del inversor elevador modelado




Figura 52: Señales de control de la etapa elevadora




Figura 53: Señales de control de la etapa elevadora - fuente de pulsos activa




Figura 54: Señales de control de la etapa elevadora - control activo (1)




Figura 55: Señales de control de la etapa elevadora - control activo (2)

2.10.1 Voltaje de salida del inversor elevador modelado:

El valor de voltaje máximo para el inversor elevador propuesto en este proyecto es igual a $339.21V_{CA}$, con el cual se logra obtener un voltaje igual a $115.95V_{CA, RMS}$ (fig.56).

En este diseño se evaluaron las 10 primeras armónicas, y el resultado para las cuales se obtuvieron los siguientes resultados de distorsión armónica total (THD) (fig.57):

$$THD = \frac{\sqrt{(10.485)^2 + (8.0903)^2 + (1.995)^2 + (21.566)^2}}{111.48}$$

$$THD = 0.2886$$




Figura 56: Grafica del voltaje de salida del inversor elevador modelado.




Figura 57: Distribución armónica del inversor - Elevador modelado.

2.11 Pruebas del inversor con variaciones de cargas y voltajes

2.11.1 Reducción en el voltaje de entrada 120V a 108V:

En esta sección se le aplico una variación en el voltaje de entrada de $120V_{CC}$ a $108V_{CC}$, que corresponde a una reducción del 10% (fig.59).

La simulación se realizo para un tiempo total igual a 140ms y una resolución de tiempo igual a $0.01\mu s$.

El cambio de voltaje se le aplicó a los 32ms (casi dos ciclos de la señal del voltaje de salida), y el tiempo de restablecimiento de la señal del voltaje de salida se produjo en el 5^{to} ciclo (fig.59).




Figura 58: Señal PI del lazo de control del inversor elevador modelado – reducción voltaje entrada.




Figura 59: Voltaje de salida del inversor elevador - reducci3n voltaje de entrada.

2.11.2 Aumento en el voltaje de entrada de 120V a 132V.

En esta sección se le aplico una variación en el voltaje de entrada de $120V_{CC}$ a $132V_{CC}$, que corresponde a un aumento del 10% (fig.61).

La simulación se realizo para un tiempo total igual a 140ms y una resolución de tiempo igual a $0.01\mu s$.

El cambio de voltaje se le aplicó a los 32ms (casi dos ciclos de la señal del voltaje de salida), y el tiempo de restablecimiento de la señal del voltaje de salida se produjo en el 7^{mo} ciclo (fig.61).




Figura 60: Señal PI del lazo de control del inversor elevador modelado – aumento voltaje entrada.




Figura 61: Voltaje de salida del inversor elevador - aumento voltaje de entrada.

2.11.3 Variación del voltaje de salida con un aumento del 10% en la corriente de carga.

En esta sección se le aplicó una variación a la corriente de carga correspondiente al 10% de su valor nominal (fig.62).

$$R = \frac{(120)^2}{5.5kW} = 2.61\Omega$$

La simulación se realizó para un tiempo total igual a 200ms y una resolución de tiempo igual a 0.01μs.

El cambio de voltaje se le aplicó a los 32ms (casi dos ciclos de la señal del voltaje de salida), y el tiempo de restablecimiento de la señal del voltaje de salida se produjo en el 9^{no} ciclo (fig.62).




Figura 62: Voltaje de salida con variación en la carga con un aumento del 10%.

2.11.4 Variación del voltaje de salida con una reducción en la potencia de la carga de un 20%.

En esta sección se le aplico una reducción del 20% a la corriente de carga (fig.63).

$$R = \frac{(120)^2}{4kW} = 3.6\Omega$$

La simulación se realizo para un tiempo total igual a 200ms y una resolución de tiempo igual a 0.01μs.

El cambio de voltaje se le aplicó a los 32ms (casi dos ciclos de la señal del voltaje de salida), y el tiempo de restablecimiento de la señal del voltaje de salida se produjo en el 8^{vo} ciclo (fig.63).




Figura 63: Voltaje de salida con variación en la carga con una reducción del 20%.

2.12 Comportamiento del inversor con carga inductiva

Se probó el inversor con cargas inductivas y mostró un buen comportamiento a valores de inductancias menores o igual a $1\mu\text{H}$. Para inductancias mayores a un $1\mu\text{H}$ se observaron picos en el voltaje de salida y en su contenido armónico. Este problema se resolvería si se permite que la energía almacenada en éste inductor continúe circulando entre los transistores y diodos de alternación. Este cambio necesario para la conmutación se tomará en cuenta para los trabajos futuros.

La figura 64 muestra el voltaje de salida cuando existe una carga inductiva en el inversor elevador modelado en este proyecto.




Figura 64: Voltaje de salida con carga inductiva.

2.13 Inversor elevador remodelado.

El inversor elevador modelado en este proyecto se le remodeló en la etapa de control los circuitos combinador de señales y el circuito intercambio de conmutación. Se sustituyeron las compuertas AND y OR por compuertas NAND y los contadores de un bit fue construido por flip flop's JK (figuras 65-67).

Este rediseño se elaboro debido a que los elementos sustituidos son más comunes en el mercado y pueden ser adquiridos de una forma más rápida. Además de que serian mejor aprovechados los circuitos encapsulados por ser de una misma lógica (NAND).

Combinador de pulsos de conmutación




Figura 65: Combinador de pulsos de conmutación remodelado.

Circuito de intercambio de conmutación




Figura 66: Esquemático del circuito de intercambio de conmutación del semiciclo positivo – remodelado.

Circuito de intercambio de conmutación




Figura 67: Esquemático del circuito de intercambio de conmutación del semiciclo negativo – remodelado.

3 OTRAS CONFIGURACIONES MODELADAS.

En este capítulo se muestran las simulaciones de un inversor de dos etapas y un inversor de ondas cuadradas. Los resultados obtenidos de las simulaciones de estos inversores serán comparados con los valores obtenidos con el inversor elevador modelado en este proyecto.

3.1 Inversor elevador de dos etapas:

3.1.1 Constitución inversor elevador de dos etapas:

Este inversor elevador de dos etapas está construido por los siguientes componentes electrónicos (figuras 68-69):

El circuito elevador está constituido por:

- Un transistor MOSFET, que funciona como un interruptor activo, trabajando a una frecuencia de 48kHz y con un ciclo de trabajo igual a 0.50.
- Un diodo de potencia, que funciona como un interruptor pasivo.
- Un inductor y un capacitor, son los elementos reactivos que complementan un circuito elevador.

El circuito alternador está constituido por:

- Cuatro transistores MOSFET, los cuales trabajan como un inversor de fuente de voltaje (VSI, por sus siglas en inglés) de puente completo, alternando el voltaje del semiciclo positivo y del semiciclo negativo.
- Posee una resistencia de carga, diseñada para proveer una potencia de salida igual a 5kW y un capacitor en paralelo que le sirve de filtro a esa carga de salida.
- Este circuito no posee elementos digitales adicionales, ya que no son necesarias para la operación del mismo.
- En este circuito se utiliza la técnica PWM para realizar la alternación del voltaje. El generador PWM utiliza una señal triangular con una frecuencia de 780Hz y una señal de referencia sinusoidal de 60Hz.

3.1.2 Cálculos inversor elevador de dos etapas:

Los cálculos correspondientes al diseño del inversor elevador de dos etapas son los siguientes:

La resistencia de carga es la siguiente:

$$R_L = \frac{(120V)^2}{5kW} = 2.88\Omega$$

Considerando que la carga es puramente resistiva, la inductancia del circuito elevador es:

$$L_{\min} = \frac{D(1 - D)^2 R}{2f}$$

$$L_{\min} = \frac{0.50(1 - 0.50)^2 2.88}{2(48\text{kHz})}$$

$$L_{\min} = 3.75\mu H$$

La inductancia elegida en este diseño es: $5\mu H$

El capacitor del circuito elevador:

$$C = \frac{\Delta i_L T_s}{8\Delta V}$$

$$C = \frac{0.08 \times \left(\frac{1}{48 \times 10^3}\right)}{8 \times 0.01}$$

$$C = 20.833\mu F$$

El capacitor elegido en este diseño es: $25\mu F$




Figura 68: Esquemático inversor - elevador de dos etapas.




Figura 69: Esquemático del generador PWM del inversor elevador de dos etapas.

3.1.3 Voltaje de salida del inversor elevador de dos etapas.

Esta simulación fue realizada para un periodo completo de 40ms, con una resolución de tiempo (Time Step) igual a 0.01μs.

En la grafica del voltaje de salida se puede observar un voltaje máximo igual a 226.73V_{CA}, con el cual se pudo obtener un voltaje igual a 118.77V_{CA, RMS} (fig.70).

El análisis de distorsión armónica total se realizó para las primeras 10 armónicas visibles en la grafica mostrada (fig.71), con lo que se tiene que:

$$THD = \frac{\sqrt{(1.4392)^2 + (5.7438)^2 + (5.0458)^2 + (16.994)^2}}{152.52}$$

$$THD = 0.1225$$




Figura 70: Voltaje de salida inversor - elevador de dos etapas.




Figura 71: Contenido armónico del voltaje de salida del inversor elevador (dos etapas)

3.2 Inversor de Ondas cuadradas:

Este convertidor está modelado con una configuración de puente completo con transistores MOSFET y una resistencia de carga igual a 2.88Ω . Tiene dos fuentes de pulsos las cuales están desfasadas en un periodo igual a 8.33ms y que alternan el voltaje. Cada fuente de pulso está configurada con una frecuencia de 60Hz y un ciclo de trabajo de 0.5 y cada una controla cada semiciclo de la señal de salida (fig.72).




Figura 72: Esquemático Inversor Ondas Cuadradas

3.2.1 Voltaje de salida del inversor de ondas cuadradas:

El voltaje de salida del inversor de ondas cuadradas modelado en este proyecto alcanzo un valor máximo de $119.48V_{CA}$, y un valor de $119.47V_{CA, RMS}$ (fig.73).

El análisis de distorsión armónica total se realizó para las primeras 10 armónicas visibles en la grafica mostrada (fig.73), con lo que se obtuvo:

$$THD = \frac{\sqrt{(50.75)^2 + (30.499)^2 + (21.838)^2 + (17.04)^2}}{152.13}$$

$$THD = 0.4296$$




Figura 73: Voltaje de Salida del Inversor de Ondas Cuadradas




Figura 74: Contenido armónico del voltaje de salida del inversor de ondas cuadradas

3.3 Discusión de los resultados:

Tomando en cuenta los datos obtenidos de cada uno de los inversores - elevadores simulados en este proyecto, se puede verificar diferentes aspectos, tanto funcionales como económicos.

En cuanto a los elementos electrónicos utilizados en el circuito de Potencia:

En el convertidor modelado para este proyecto se utilizaron cuatro transistores y un inductor para lograr alternar y elevar el voltaje al nivel deseado. En cuanto al inversor – elevador de dos etapas, utiliza un transistor, un capacitor y un diodo además de todos estos elementos. Por lo tanto en el circuito modelado se presenta ventajas sobre el de dos etapas, ya que han sido ahorrados elementos de potencia que son bien costosos y ocupan mucho espacio en el diseño.

Los niveles de voltajes en el caso del inversor elevador modelado en este proyecto ascendieron al doble del máximo del convertidor de dos etapas, lo cual no representa ninguna desventaja, ya que hay transistores diseñados en el mercado que pueden manejar voltajes superiores a los alcanzados en ambos diseños y los precios de cada uno de ellos son bien similares.

En el Inversor – Elevador de dos etapas el transistor utilizado en la primera etapa (circuito elevador), es sometido a la conmutación con alta frecuencia, lo cual disminuye su periodo de vida útil con relación a los demás transistores que pertenecen a la segunda etapa (circuito alternador), mientras que en el inversor – elevador modelado todos los transistores tienen un periodo de vida útil equitativo, ya que las conmutaciones de alta frecuencia y la potencia son iguales para cada uno. Esto representa reducción en costos a largo plazo en el Inversor – Elevador modelado, que serán necesarios invertir en el Inversor – Elevador de dos etapas.

Otro punto a tomar en cuenta es que el circuito elevador del inversor elevador de dos etapas tiene que soportar grandes corrientes, mientras que en el inversor elevador modelado en este proyecto la corriente es soportada por el puente completo de transistores MOSFET.

En cuanto al análisis de THD, el convertidor de dos etapas presenta ventajas más notables. En el caso del inversor elevador modelado fueron alcanzados niveles aceptables, lo cual quedan dentro del rango aceptable para los equipos que utilizaran la energía CA en cada una de las viviendas.

Tomando en cuenta la comparación del inversor elevador modelado en ese proyecto con el inversor de ondas cuadradas, se puede notar una gran ventaja en cuanto al contenido de armónicas, ya que los valores de la 3^{ra} y 5^{ta} armónica están reducidos en el inversor elevador modelado con respecto a los valores de contenidos armónicos del inversor de ondas cuadradas.

	Inversor Ondas Cuadradas	Inversor elevador diseñado	Inversor elevador de dos etapas
No. Elementos etapa de potencia	4	5	8
THD	42.96%	28.86%	11.99%

Tabla 3: Comparación de THD

4 CONCLUSIONES Y FUTUROS TRABAJOS.

4.1.1 Conclusiones

Se ha modelado en este proyecto un inversor capaz de elevar y alternar el voltaje de entrada CC de 120V utilizando solamente un inductor y un puente H. La reducción de los componentes de potencia le da un potencial de reducción de costo, peso y tamaño haciéndolo ideal para ser colocado cerca de las cargas AC de una residencia.

El inversor demostró tener un contenido armónico menos que un inversor simple de ondas cuadradas, lo que justifica la nueva técnica de conmutación propuesta en este proyecto, que incluyen tres frecuencias.

Cuando se implementó un control de lazo cerrado, el inversor demostró que podría reaccionar rápidamente a cambios de voltaje de entrada y cambios en la carga, ajustando el ancho del pulso de la etapa elevadora.

Las técnicas propuestas de conmutación podrían implementarse fácilmente en FPGA o microprocesadores, ya que consisten mayormente de funciones lógicas.

4.1.2 Trabajos futuros

Ajustar la frecuencia de conmutación de alta frecuencia para permitir el flujo libre de la energía en el inductor de la carga. De esta manera se evitan los picos que mostraron las pruebas con cargas inductivas grandes.

Integrar la señal PWM y la señal elevadora de alta frecuencia con una configuración “buck-boost”. El inversor elevador modelado estuvo basado en el convertidor elevador “boost” el cual sólo puede elevar, por lo tanto fue necesario utilizar PWM a otra frecuencia para moldear la señal a los valores deseados. Utilizando una técnica que pueda moldear y elevar al mismo tiempo se podría integrar el PWM a alta frecuencia y trabajar con solo dos frecuencias.

Implementación del circuito inversor elevador para verificar el funcionamiento y así poder evaluar de una manera más efectiva todo lo que se ha propuesto en este proyecto.

REFERENCIAS

- [1] D. W. Hart, *Electronica de Potencia*. Madrid, Espana: Pearson Educacion, S.A., 2001.
- [2] R. W. Erickson and D. Maksimovic, *Fundamentals of Power Electronics*, 2nd ed. New Jersey, USA: Klumer Academic Publisher, 2000.
- [3] D. Nilsson, "DC Distribution Systems," CHALMERS UNIVERSITY OF TECHNOLOGY Thesis, 2005.
- [4] H. El Fadil and F. Girt, "Backstepping Based Control of PWM DC-DC Boost Power Converters," *IEEE International Symposium on Industrial Electronics*, pp. 395-400, Jun. 2007.
- [5] T.-J. Liang, J.-L. Shyu, and Jiann-Fuh Chen, "A novel DC/AC boost inverter," *IECEC '02 37th Intersociety on Energy Conversion Engineering Conference*, pp. 629-634, Jul. 2004.
- [6] E. Van Dijk, J. N. Spruijt, D. M. O'Sullivan, and J. B. Klaassens, "PWM-switch modeling of DC-DC converters," *IEEE Transactions on Power Electronics*, vol. 10, no. 6, Nov. 1995.
- [7] B. Bryant and M. K. Kazimierczuk, "Small-signal duty cycle to inductor current transfer function for boost PWM DC-DC converter in continuous conduction mode," *Proceedings of the 2004 International Symposium Circuits and Systems*, vol. 5, May 2004.
- [8] A. Reatti and M. K. Kazimierczuk, "Small-signal model of PWM converters for discontinuous conduction mode and its application for boost converter," *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, vol. 50, no. 1, Jan. 2003.
- [9] D.-C. Liaw, C.-C. Song, and Huo-Long Zeng, "Bifurcation Analysis of Boost Converters with PWM IC," *PESC '06. 37th IEEE Power Electronics Specialists Conference*, pp. 1-6, Jun. 2006.
- [10] V. J. Sánchez-Saavedra, "Modulación, modelación y control para un convertidor de potencia bidireccional aislado," Universidad de Puerto Rico Tesis de Maestria, 2007.
- [11] G. C. Verghese, C. A. Bruzos, and K. N. Mahabir, "Averaged and sampled-data models for current mode control: a re-examination," *20th Annual IEEE Power Electronics Specialists Conference*, vol. 1, pp. 484-491, Jun. 1989.
- [12] V. Vorperian, "Simplified analysis of PWM converters using model of PWM switch. Continuous conduction mode," *IEEE Transactions on Aerospace and Electronic Systems*, vol. 26, no. 3, May 1990.

- [13] V. Vorperian, "Simplified analysis of PWM converters using model of PWM switch. II. Discontinuous conduction mode," *IEEE Transactions on Aerospace and Electronic Systems.*, vol. 26, no. 3, May 1990.
- [14] C. Liu and J.-S. Lai, "Low Frequency Current Ripple Reduction Technique with Active Control in a Fuel Cell Power System with Inverter Load," *IEEE Transactions on Power Electronics*, vol. 22, no. 4, Jul. 2007.
- [15] T. A. Sakharuk, A. M. Stankovic, G. Tadmor, and G. Eirea, "Modeling of PWM inverter-supplied AC drives at low switching frequencies," *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, vol. 49, no. 5, May 2002.
- [16] S.-J. Park, F.-S. Kang, M. H. Lee, and Cheul-U Kim, "A new single-phase five-level PWM inverter employing a deadbeat control scheme," *IEEE Transactions on Power Electronics*, vol. 18, no. 3, May 2003.
- [17] V. G. Agelidis, D. M. Baker, W. B. Lawrance, and C. V. Nayar, "A multilevel PWM inverter topology for photovoltaic applications," *Proceedings of the IEEE International Symposium on Industrial Electronics*, vol. 2, pp. 589-594, Jul. 1997.
- [18] G. E. Mog and E. P. Ribeiro, " Total harmonic distortion calculation by filtering for power quality monitoring," *Transmission and Distribution Conference and Exposition: Latin America, 2004 IEEE/PES*, pp. 629-632, Nov. 2004.
- [19] E. F. Amoros, J. M. B. Garcia, and G. G. Sanfelieu, *Simulacion de Circuitos Electronicos de Potencia con PSPICE*. Valencia, Espana: Alfaomega.
- [20] *Manual Saber Sketch*.

APÉNDICE A. CÁLCULOS EN MATLAB DEL DISEÑO

```
close all;  
clear all;  
clc;
```

```
%% % Cálculos para el Inversor - Elevador modelado.
```

```
% % Datos y valores del convertidor:
```

```
vsal1=340; % Voltaje de salida necesario para obtener 120Vca-rms en Convertidor Modelado.  
vent1=120; % Voltaje de entrada, 120Vcc  
Vo=120; % Voltaje de salida, 120Vca-rms.  
vtri=3; % Voltaje de la fuente triangular para generar PWM.  
vsin=2.96; % Voltaje de la fuente sinusoidal para generar PWM.  
f=48e3; % Alta frecuencia de la sección elevadora.  
fsin=60; % Frecuencia sinusoidal para generar señal PWM.  
ftri=780; % Frecuencia triangular para generar señal PWM.  
Pot=5e3; % Potencia de salida, medida en Watts.
```

```
% % Cálculo Ciclo de trabajo:
```

```
D=1-(vent1/vsal1) % Ciclo de trabajo.
```

```
% % Cálculos elementos electrónicos:
```

```
R=(Vo^2)/Pot % Resistencia de salida.  
Lmin=(D*((1-D)^2)*R)/(2*f) % Inductancia mínima de la sección elevadora.
```

```
% % Índices de Modulación PWM.
```

```
mf=ftri/fsin  
ma=vsin/vtri
```

```
%% % Cálculos para el Inversor - Elevador modelado.
```

```
vsal2=180; % Voltaje de salida necesario para obtener 120Vca-rms en Convertidor Modelado.  
vent2=120; % Voltaje de entrada, 120Vcc  
Vo=120; % Voltaje de salida, 120Vca-rms.  
Dil=0.08; % Delta corriente de la inductancia.  
DVo=0.01; % Delta Vo
```

```
% % Cálculos Ciclo de trabajo y periodo Ts:
```

```
D1=1-(vent2/vsal2) % Ciclo de trabajo.  
Ts=1/f % Periodo de la sección elevadora.
```

% % Cálculos elementos electrónicos:

$L_{min} = (D1 * ((1 - D1)^2 * R) / (2 * f))$ % Inductancia mínima de la sección elevadora.
 $cap = DiI * Ts / (8 * DVo)$ % Capacitancia de la sección elevadora.

APÉNDICE B NETLIST DEL INVERSOR-ELEVADOR MODELADO EN SABER.

```
#####  
#####  
#                                     #  
# Saber netlist for design InvMon_DistCC                                     #  
# Created by the Saber Integration Toolkit 2005.09-4.0 of Synopsys, Inc.      #  
# Created on Wed Jul 08 17:35:04 2009.                                       #  
#                                     #  
#####  
#####
```

```
#####  
#####  
#                                     #  
# Instances found in the top level of design InvMon_DistCC                  #  
#                                     #  
#####  
#####
```

```
ide_a2dn.inv_l4_7_in a:z d:z_inv_l4_7_in m:0  
ide_d2an.inv_l4_7_out a:zn d:zn_inv_l4_7_out m:0  
ide_a2dn.sw1_l4_1_c a:On_ctrl d:On_ctrl_sw1_l4_1_c m:0  
ide_a2dn.inv_l4_6_in a:On_ctrl d:On_ctrl_inv_l4_6_in m:0  
ide_d2an.cmp1_l4_2_out a:Va d:Va_cmp1_l4_2_out m:0  
ide_a2dn.jkff_l4_2_k a:Va d:Va_jkff_l4_2_k m:0  
ide_a2dn.jkff_l4_2_j a:Va d:Va_jkff_l4_2_j m:0  
ide_a2dn.jkff_l4_2_s a:n_2964 d:n_2964_jkff_l4_2_s m:0  
ide_a2dn.jkff_l4_2_clk a:Va d:Va_jkff_l4_2_clk m:0  
ide_a2dn.jkff_l4_2_r a:n_2964 d:n_2964_jkff_l4_2_r m:0  
ide_a2dn.jkff_l4_1_k a:Va d:Va_jkff_l4_1_k m:0  
ide_a2dn.jkff_l4_1_j a:Va d:Va_jkff_l4_1_j m:0  
ide_a2dn.jkff_l4_1_s a:n_2961 d:n_2961_jkff_l4_1_s m:0  
ide_a2dn.jkff_l4_1_clk a:Va d:Va_jkff_l4_1_clk m:0  
ide_a2dn.jkff_l4_1_r a:n_2961 d:n_2961_jkff_l4_1_r m:0  
ide_d2an.nand2_l4_18_out a:n_3086 d:n_3086_nand2_l4_18_out m:0  
ide_a2dn.nand2_l4_17_in1 a:S2 d:S2_nand2_l4_17_in1 m:0  
ide_d2an.nand2_l4_15_out a:n_3084 d:n_3084_nand2_l4_15_out m:0  
ide_a2dn.nand2_l4_13_in1 a:S2 d:S2_nand2_l4_13_in1 m:0  
ide_d2an.nand2_l4_12_out a:n_3077 d:n_3077_nand2_l4_12_out m:0
```

```

ide_a2dn.nand2_l4_11_in1 a:S1 d:S1_nand2_l4_11_in1 m:0
ide_d2an.nand2_l4_9_out a:n_3082 d:n_3082_nand2_l4_9_out m:0
ide_a2dn.nand2_l4_7_in1 a:S1 d:S1_nand2_l4_7_in1 m:0
ide_a2dn.nand2_l4_5_in2 a:zn d:zn_nand2_l4_5_in2 m:0
ide_a2dn.nand2_l4_5_in1 a:S2 d:S2_nand2_l4_5_in1 m:0
ide_a2dn.nand2_l4_4_in2 a:S1 d:S1_nand2_l4_4_in2 m:0
ide_a2dn.nand2_l4_4_in1 a:z d:z_nand2_l4_4_in1 m:0
ide_a2dn.nand2_l4_2_in2 a:S2 d:S2_nand2_l4_2_in2 m:0
ide_a2dn.nand2_l4_2_in1 a:z d:z_nand2_l4_2_in1 m:0
ide_a2dn.nand2_l4_1_in2 a:zn d:zn_nand2_l4_1_in2 m:0
ide_a2dn.nand2_l4_1_in1 a:S1 d:S1_nand2_l4_1_in1 m:0
v_dc.v_dc1 p:n_1222 m:0 = dc_value=120
vcvs.vcv1 vm:0 p:n_1429 m:n_1240 vp:Sa = k=1
vcvs.vcv2 vm:0 p:n_1430 m:n_228 vp:Sc = k=1
vcvs.vcv3 vm:0 p:n_1431 m:0 vp:Sb = k=1
vcvs.vcv4 vm:0 p:n_1432 m:0 vp:Sd = k=1
r.rload p:n_1240 m:n_228 = rnom=2.88
v_dc.v_dc2 p:n_2972 m:0 = dc_value=10
v_dc.v_dc3 p:0 m:n_622 = dc_value=10
vtri.vtri1 p:n_2061 m:0 = period=1/780, offset=1.5, ampl=1.5
cmp1_t.cmp1_t1 vee:n_622 vcc:n_635 inp:n_2062 gnd:0 inm:n_1867 out:S2
cmp1_t.cmp1_t3 vee:n_605 vcc:n_2972 inp:n_1867 gnd:0 inm:n_2061 out:S1
v_sin.v_sin3 p:n_1867 m:0 = ac_phase=0, frequency=60, amplitude=2.96,
ac_mag=1
v_dc.v_dc8 p:0 m:n_605 = dc_value=10
v_dc.v_dc9 p:n_635 m:0 = dc_value=10
l.l5 p:n_1222 m:n_1 = l=15u, ic=0, r=0
irfc20n50a.irfc20n50a1 s:n_1240 d:n_1 g:n_1429
irfc20n50a.irfc20n50a2 s:n_228 d:n_1 g:n_1430
irfc20n50a.irfc20n50a3 s:0 d:n_1240 g:n_1431
irfc20n50a.irfc20n50a4 s:0 d:n_228 g:n_1432
d.d5 n:n_1 p:n_1240
d.d6 n:n_1 p:n_228
d.d7 n:n_1240 p:0
d.d8 n:n_228 p:0
c.c1 p:n_1240 m:n_228 = ic=0, esr=0.01, c=200n
vtri.vtri2 p:n_2062 m:0 = period=1/780, offset=-1.5, ampl=1.5
r.r4 p:Va m:n_2085 = rnom=1k
r.r5 p:n_1867 m:0 = rnom=10k
v_dc.v_dc10 p:n_2090 m:0 = dc_value=-15
v_dc.v_dc11 p:n_2085 m:0 = dc_value=15
inv_l4.inv_l4_2 out:n_2815 in:n_2097
inv_l4.inv_l4_3 out:n_2816 in:n_2097

```

```

inv_l4.inv_l4_4 out:n_2818 in:n_2132
inv_l4.inv_l4_5 out:n_2819 in:n_2132
nand2_l4.nand2_l4_1 in1:S1_nand2_l4_1_in1 out:n_943 in2:zn_nand2_l4_1_in2
nand2_l4.nand2_l4_2 in1:z_nand2_l4_2_in1 out:n_944 in2:S2_nand2_l4_2_in2
nand2_l4.nand2_l4_3 in1:n_943 out:S3 in2:n_944
nand2_l4.nand2_l4_4 in1:z_nand2_l4_4_in1 out:n_946 in2:S1_nand2_l4_4_in2
nand2_l4.nand2_l4_5 in1:S2_nand2_l4_5_in1 out:n_945 in2:zn_nand2_l4_5_in2
nand2_l4.nand2_l4_6 in1:n_945 out:S4 in2:n_946
nand2_l4.nand2_l4_7 in1:S1_nand2_l4_7_in1 out:n_2113 in2:n_2097
nand2_l4.nand2_l4_8 in1:S3 out:n_2096 in2:n_2815
nand2_l4.nand2_l4_9 in1:n_2113 out:n_3082_nand2_l4_9_out in2:n_2096
nand2_l4.nand2_l4_10 in1:S3 out:n_2098 in2:n_2097
nand2_l4.nand2_l4_11 in1:S1_nand2_l4_11_in1 out:n_2106 in2:n_2816
nand2_l4.nand2_l4_12 in1:n_2098 out:n_3077_nand2_l4_12_out in2:n_2106
nand2_l4.nand2_l4_13 in1:S2_nand2_l4_13_in1 out:n_2149 in2:n_2132
nand2_l4.nand2_l4_14 in1:S4 out:n_2130 in2:n_2818
nand2_l4.nand2_l4_15 in1:n_2149 out:n_3084_nand2_l4_15_out in2:n_2130
nand2_l4.nand2_l4_16 in1:S4 out:n_2133 in2:n_2132
nand2_l4.nand2_l4_17 in1:S2_nand2_l4_17_in1 out:n_2142 in2:n_2819
nand2_l4.nand2_l4_18 in1:n_2133 out:n_3086_nand2_l4_18_out in2:n_2142
jkff_l4.jkff_l4_1 q:n_2097 r:n_2961_jkff_l4_1_r clk:Va_jkff_l4_1_clk \
    s:n_2961_jkff_l4_1_s qn:freeNet17 j:Va_jkff_l4_1_j k:Va_jkff_l4_1_k
jkff_l4.jkff_l4_2 q:n_2132 r:n_2964_jkff_l4_2_r clk:Va_jkff_l4_2_clk \
    s:n_2964_jkff_l4_2_s qn:freeNet23 j:Va_jkff_l4_2_j k:Va_jkff_l4_2_k
v_dc.v_dc12 p:n_2961 m:0 = dc_value=15
v_dc.v_dc13 p:n_2964 m:0 = dc_value=15
cmp1_l4.cmp1_l4_2 vee:n_2090 vcc:n_2085 inp:0 gnd:0 inm:n_1867 \
    out:Va_cmp1_l4_2_out
mic4420.mic4420_1 in:n_3082 out:Sa vs:n_3156 gnd:0
mic4420.mic4420_2 in:n_3077 out:Sd vs:vdriv gnd:0
mic4420.mic4420_3 in:n_3084 out:Sc vs:n_3159 gnd:0
mic4420.mic4420_4 in:n_3086 out:Sb vs:vdriv gnd:0
v_dc.v_dc14 p:n_3156 m:0 = dc_value=20
v_dc.v_dc15 p:n_3159 m:0 = dc_value=20
inv_l4.inv_l4_6 out:On_vp in:On_ctrl_inv_l4_6_in
v_dc.v_dc16 p:n_3203 m:0 = dc_value=10
tl084c_m.tl084c_m1 vee:n_3176 vcc:n_3203 inp:0 inm:n_3173 out:n_3169
vpulse.vpulse2 p:n_3207 m:0 = period=1/48k, duty=0.7, width=undef, delay=0, \
    ampl=10
v_dc.v_dc17 p:n_3186 m:0 = dc_value=10
v_dc.v_dc18 p:0 m:n_3176 = dc_value=10
vpulse.vpulse3 p:On_ctrl m:0 = period=5, duty=0.5, width=undef, delay=5m, \
    ampl=10

```


vtri.vtri3 p:n_3198 m:0 = period=1/48000, ampl=10
 c.c2 p:n_3169 m:n_3173 = ic=0, esr=0.01, c=1u
 cmp1_t.cmp1_t4 vee:n_3187 vcc:n_3186 inp:n_3198 gnd:0 inm:n_3169 out:n_3179
 v_dc.v_dc19 p:0 m:n_3187 = dc_value=10
 r.r6 p:n_3169 m:n_3173 = rnom=30k
 x2.x2_1 pp:n_3192 pm:0 sp:n_3199 sm:0 = n2=1, n1=40
 var2v.var2v1 in:n_3217 p:n_3192 m:0
 r.r7 p:n_3173 m:n_3197 = rnom=2k
 r.r8 p:n_3175 m:0 = rnom=100k
 d1n4001.d1n4001_1 n:n_3175 p:n_3199
 c.c3 p:n_3175 m:0 = ic=0, c=10u
 sw1_l4.sw1_l4_1 p:z m:n_3179 c:On_ctrl_sw1_l4_1_c = ton=1n, toff=1n
 v_dc.v_dc20 p:n_3191 m:0 = dc_value=8
 vdiff.vdiff1 vin1:n_3191 vin2:n_3175 vout:n_3197
 inv_l4.inv_l4_7 out:zn_inv_l4_7_out in:z_inv_l4_7_in
 sw1_l4.sw1_l4_2 p:n_3207 m:z c:On_vp = ton=1n, toff=1n
 r.r9 p:zn m:0 = rnom=330
 r.r10 p:n_3179 m:0 = rnom=330
 v2var.v2var1 p:n_1240 m:n_228 out:n_3217

APÉNDICE C DATOS DE SABER DE THD

APÉNDICE C1 DATOS DEL INVERSOR-ELEVADOR MODELADO.

THD	

r.rload/m	1.848
r.rload/p	1.83
g_hsp(r.rload)	1000
i(r.rload)	0.2886
nsr(r.rload)	1000
power(r.rload)	5583
pwr(r.rload)	5583
r_hsp(r.rload)	1000
rth_hs_tjmax(r.rload)	1000
tc1_hsp(r.rload)	1000
tc2_hsp(r.rload)	1000
tce_hsp(r.rload)	1000
temp_case(r.rload)	1000
tempj(r.rload)	1000
v(r.rload)	0.2886

APÉNDICE C2 DATOS DEL INVERSOR-ELEVADOR DE DOS ETAPAS.

THD	

r.rload/m	0.5559
r.rload/i(m)	0.5184
r.rload/p	0.5556
r.rload/i(p)	0.5184
g_hsp(r.rload)	1000
i(r.rload)	0.5184
nsr(r.rload)	1000
power(r.rload)	1938
pwr(r.rload)	1938
r_hsp(r.rload)	1000
rth_hs_tjmax(r.rload)	1000
tc1_hsp(r.rload)	1000
tc2_hsp(r.rload)	1000
tce_hsp(r.rload)	1000
temp_case(r.rload)	1000
tempj(r.rload)	1000
v(r.rload)	0.5184

APÉNDICE D ESQUEMÁTICOS DE CIRCUITOS.

APÉNDICE D1 ESQUEMÁTICO INVERSOR ELEVADOR MODELADO.




Figura 75: Esquemático completo del inversor elevador modelado

APÉNDICE D2 ESQUEMÁTICO INVERSOR ELEVADOR RE-MODELADO.




Figura 76: Esquemático completo del inversor elevador re-modelado

APÉNDICE D3 ESQUEMÁTICO INVERSOR ELEVADOR DE DOS ETAPAS.




Figura 77: Esquemático completo del inversor elevador (dos etapas)

APÉNDICE D4 ESQUEMÁTICO INVERSOR DE ONDAS CUADRADAS.




Figura 78: Esquemático completo del inversor de ondas cuadradas