Publication:
Design of an automated wafer-level parametric test for measuring the reverse recovery parameters of ldmos devices

Thumbnail Image
Authors
Rodríguez Latorre, José A.
Embargoed Until
Advisor
Jiménez Cedeño, Manuel
College
College of Engineering
Department
Department of Electrical and Computer Engineering
Degree Level
M.S.
Publisher
Date
2011
Abstract
This thesis presents the development of an automated solution for the measure- ment of reverse recovery parameters (RRPs) of LDMOS devices at the wafer-level. The test circuit developed is based on the topology specified by the JESD24-10 stan- dard. The challenges encountered in the design of this wafer-level parametric test are presented and addressed accordingly. Among these challenges are the appropri- ate component selection, reduction of parasitic inductance along the critical current path, ensuring signal integrity and appropriate test execution. Additionally, the de- sign of the software created for use in test automation is discussed, along with a generalized method for extracting the RRPs from the waveform data. This software was used to execute the reverse recovery test, collect the data and extract the RRPs for similar devices at both package and wafer level. The results show the test circuit was capable of achieving forward bias currents of up to 15A and ∂I/∂t’s of up to 173A/μs. Moreover, the characterization of the test circuit shows that RRPs were precise to within 10%. Lastly, a comparative analysis was performed between pack- age and wafer level measurements. The analysis highlights the differences between package-level and wafer-level measurements.

En esta tesis, se presenta el desarrollo de una prueba paramétrica automatizada para la medida de los parámetros de recuperación en inversa (RRPs) de componentes LDMOS a nivel de la oblea de silicio. El circuito diseñado fue basado en la topología especificada en el estándar de JESD24-10. Los retos encontrados a lo largo del proceso de diseño son identificados y dirigidos de manera acorde. Entre estos retos se encuentran la selección apropiada de componentes, la reducción de las inductancias parasíticas a lo largo de paso critico de corriente, asegurar la integridad de las señales y la ejecución adecuada de la prueba. Adicionalmente, el diseño del software utilizado en el proceso de automatización es discutido, junto con un método generalizado para la extracción de los RRPs. Con el uso de este software se ejecutó la prueba, se recogieron los datos y se extrajeron los parámetros para componentes empacados y a nivel de oblea. Los resultados señalan que el circuito de prueba es capaz de obtener corrientes de prueba de hasta 15A y ∂I/∂t’s de hasta 173A/us. Además, la caracterización del circuito indica que los parámetros tienen una precision de 10.0 % . Por último, un análisis comparativo entre las medidas obtenidas a nivel de oblea y en empaques fue realizado. Este análisis pone de relieve las diferencias causadas al adquirir esta medida para estos dos niveles.
Keywords
Cite
Rodríguez Latorre, J. A. (2011). Design of an automated wafer-level parametric test for measuring the reverse recovery parameters of ldmos devices [Thesis]. Retrieved from https://hdl.handle.net/20.500.11801/2296