Spice model improvement for annular MOSFET simulation using automated parameter extraction

Abstract

In industry, the creation of an accurate standard MOSFET model in a new technology may take several months. After the model is developed, it can be use to predict the behavior of devices created under the same process, allowing the simulation of a circuit while the final device or prototype is being fabricated. For annular MOSFETs, standard transistor models fail to predict and simulate its electrical behavior, due to its asymmetrical geometry. A validated experimental solution to extract parameters such as MOS technology aspect ratio, can be used for long periods of time. For this reason gaps between old and new solutions for experimental extractions can be found, including used methods and equipments. This thesis presents the design of low-cost hardware and software automated solution to improve a SPICE model for annular/gate enclosed MOSFETs simulation. The automated solution involves the experimental aspect ratio (W/L) extraction of annular MOSFETs, along with DC level 1 parameter calculations. This works also presents a mathematical alternative to calculate the annular transistors aspect ratio through conformal mapping.The accuracy of each extracted parameter and annular MOSFETs W/L were verified by comparing with foundry provided values and other previously validated methods respectively. The results show that the automated implementation for DC level 1 parameter and annular MOSFETs W/L extraction can be use to minimize the user intervention and time for the tests execution.

En la industria, la creación de un modelo preciso de MOSFET estándar en una nueva tecnología puede tomar varios meses. Después de que el modelo es creado, este puede ser usado para predecir el comportamiento de dispositivos creados bajo el mismo proceso, permitiendo la simulación de un circuito mientras el dispositivo prototipo final está siendo fabricado. Los modelos de transistores estándares fallan en predecir y simular el comportamiento eléctrico de MOSFETs anulares debido su geometría asimétrica. Una solución experimental validada para extraer parametros como la relación de tamaño en tecnología MOS, puede ser usada por largos periodos de tiempo. Por esta razón, se pueden encontrar brechas entre soluciones previas y nuevas para ex- tracciones experimentales, esto incluye equipos como metodos usados. Esta tesis presenta el diseño de una solución de hardware y software de bajo costo para mejorar un modelo de SPICE para la simulación de MOSFETs anulares/compuerta encerrada. La solución automatizada incluye la extracción experimental de relación de tamaño (W/L) de MOSFETs anulares, junto con el cálculo de parámetros DC de nivel 1. Este trabajo también presenta una alternativa matemática para calcular la relación de tamaño de transistores anulares mediante mapeo conforme. La precisión de cada parámetro extraído y el tamaño W/L de MOSFETs anulares fue verificada comparando con valores provistos por el fabricante para los parámetros y otros métodos previamente validados para la determinación del tamaño W/L respectivamente. Los resultados muestran que la implementación automatizada para la extracción de parámetros DC de nivel 1 y W/L de MOSFETs anulares puede ser usada para minimizar la intervención del usuario y tiempo para ejecutar las pruebas.