Kronecker structured multirate sensor array signal processing systems

Abstract

This document presents digital signal processing formulations and computing methods using the DSP processor TMS320C6711, of Texas Instruments, to implement multirate systems with discrete and finite length signals. In many digital signal processing applications sampling rates need to be changed for high computational efficiency losing the desired information carried by the signal. These multirate systems play an important role in many engineering and communications applications such as sensor arrays, beamformnig, FIR filters, filter banks, time frequency representations and systems with associated diverse sampling rates. Special emphasis is given to the concepts of modularity and scalability during the hardware implementation. The main goal of this work consists in reducing the sampling rate to control the lose of desired information in a communication signal. In order to obtain only the desired information stored in the original communication signal with associated lower computational effort. The implementation of these concepts was made on the DSP processor TMS320C6711 of Texas Instruments. Finally a multirate beamforming with 32 sensors were implemented on the DSP processor using simulated data from Matlab®.

Este documento presenta formulaciones de procesamiento digital de señales y métodos computacionales usando el procesador TMS320C6711 DSP de Texas Instruments para implementar sistemas multi-frecuencia de muestreo con señales digitales y de finita duración. En muchas aplicaciones de procesamiento digital de señales la frecuencia de muestreo necesita ser alterada para una mayor eficiencia computacional perdiendo solo la información que se desea de la señal portadora . Estos sistemas de multi-frecuencia juegan un papel muy importante en muchas aplicaciones de comunicaciones e ingeniería tales como: arreglos de sensores, “beamforming”, filtros FIR, bancos de filtros, representaciones tiempo frecuencia y sistemas con diversas frecuencias de muestreo. Un énfasis muy especial es dado a los conceptos de modularidad y escalabilidad durante la implementación del hardware. El objetivo más importante de este trabajo consiste en reducir la frecuencia de muestreo de una señal teniendo el control de la información que se pierde en una señal de comunicaciones. Para entonces obtener solo la información deseada con una asociada disminución en el esfuerzo computacional. La implementación de estos conceptos fueron hechos utilizando el procesador TMS320C6711 de Texas Instruments. Finalmente un sistema de multi-frequencia de muestreo y “beamforming” con 32 sensores fue implementado en el procesador DSP usando datos simulados desde Matlab®.